不同電源供電的器件間的橋接(07-100)

　　其中 τ = RC 時(shí)間常數(shù)，R×C

　　PVdd = 外設(shè)電壓Vdd

　　PVih(min) = 外設(shè)的 Vih(min) 值

　　如果使用下述典型值：

　　上拉電阻 R = 1K

　　電容 C(由于引腳和PCB電容) = 10pF

　　PVdd = 5V

　　PVih(min) = 0.7×Vdd = 3.5V

　　則上升/下降時(shí)間≈12nS

　　如果可接受的最小上升/下降脈沖的時(shí)間寬度50nS，那么最大的輸出頻率為20MHz。對(duì)于大多數(shù)外設(shè)互連來說，這已經(jīng)足夠了。

　　這種方法有一個(gè)缺點(diǎn)就是當(dāng)MCU驅(qū)動(dòng)邏輯低電平時(shí)，會(huì)通過上拉電阻消耗額外的電流。因此設(shè)計(jì)時(shí)需要考慮速度和電流大小兩個(gè)因素折衷選擇上拉電阻。需要為您的應(yīng)用選擇一個(gè)折衷的電阻值來提供所需的速度并且確保消耗的電流不超出規(guī)范。

　　有些人可能認(rèn)為不能采用這類配置來驅(qū)動(dòng)低阻抗負(fù)載。如果希望驅(qū)動(dòng)一個(gè)5V的繼電器，那么應(yīng)當(dāng)怎么做？幸運(yùn)的是，對(duì)于驅(qū)動(dòng)繼電器這樣的低阻抗負(fù)載，上述特性也有幫助。從圖7了解電路配置信息。要驅(qū)動(dòng)此類負(fù)載，需要將引腳定義為輸出并驅(qū)動(dòng)為低電平。這里，唯一的限制因素是器件的灌電流能力。要關(guān)斷負(fù)載，將引腳定義為輸入就可以了。關(guān)斷負(fù)載會(huì)將5V電壓直接饋入輸入引腳。由于引腳可以承受5V電壓，因此這一操作是正確的。換句話說，需要保持輸出鎖存器為邏輯低，并通過切換TRIS(輸入/輸出控制寄存器)來使負(fù)載接通/關(guān)斷。

　　本文介紹了橋接由5V和3.3V供電的電路的有效方法。這些方法完全可以和轉(zhuǎn)換階段橋接由不同電壓供電的電路的低成本智能解決方案媲美。同時(shí)，大多數(shù)器件很可能會(huì)很快轉(zhuǎn)向使用更低的電源，從而不再需要進(jìn)行電路橋接。本文給出的方法對(duì)于充分利用半導(dǎo)體行業(yè)的最新發(fā)展趨勢(shì)以及降低系統(tǒng)成本肯定會(huì)有所幫助。