采用0.13微米CMOS工藝制造的單芯片UMTS W-CDMA多頻段收發(fā)器(06-100)
如果被用于多模環(huán)境,該收發(fā)器可作為功耗最低的前端控制中心,以及活動(dòng)的備用收發(fā)器(例如GSM收發(fā)器)。其實(shí)現(xiàn)方式是:激活一個(gè)特殊的工作模式,該模式可關(guān)閉發(fā)射和接收功能,從而實(shí)現(xiàn)功耗最小化,并且對所有6個(gè)前端控制輸出引腳進(jìn)行仲裁設(shè)置。
本文引用地址:http://2s4d.com/article/81180.htm該芯片采用非常袖珍的無引腳封裝技術(shù)—PG-WFSGA-81-1 (超細(xì)間距半球珊陣列),面積僅為5×5毫米,最大高度為0.8毫米。球珊間距為0.5毫米。
分?jǐn)?shù)型頻率合成器
接收器和發(fā)射器都集成了參考頻率為26MHz的分?jǐn)?shù)型頻率合成器,同時(shí)搭載了參考電阻器。較低的帶內(nèi)相噪,為使用更寬的PLL環(huán)路帶寬(目的是全面集成環(huán)路濾波器)創(chuàng)造了條件,因此可最大限度減少外部組件的數(shù)量。要覆蓋所有的工作頻段(包括附加的頻率容限),在4GHz頻段工作的差分VCO有一個(gè)很寬的調(diào)諧范圍,它被劃分為256個(gè)VCO頻段??梢酝ㄟ^在VCO RF輸出端口激活一個(gè)附加的二分頻器以支持UMTS頻段V和頻段VI。相應(yīng)的VCO頻段由內(nèi)部的標(biāo)定算法進(jìn)行選擇,該算法將在PLL被啟動(dòng)或者一個(gè)新的頻點(diǎn)被設(shè)定時(shí)被觸發(fā)。同時(shí),進(jìn)一步的校準(zhǔn)可最大限度降低PLL的偏變,例如環(huán)路濾波器拐角頻率的離散等。
圖2顯示了混頻器相噪模擬量。
超低帶內(nèi)相噪是實(shí)現(xiàn)接收器和發(fā)射器誤差向量幅度(EVM)最小化的重要基礎(chǔ)。
cdma相關(guān)文章:cdma原理
評論