新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 改進(jìn)混合信號(hào)電路的RF性能(06-100)

改進(jìn)混合信號(hào)電路的RF性能(06-100)

—— 改進(jìn)混合信號(hào)電路的RF性能
作者: 時(shí)間:2008-04-02 來源:電子產(chǎn)品世界 收藏

  衛(wèi)星通信也許是最有挑戰(zhàn)性的高可靠性的應(yīng)用。不僅僅用在衛(wèi)星中的元件必須經(jīng)受寬范圍的溫度和輻射考驗(yàn),而且所有的元件必須有高水平性能和可靠性?,F(xiàn)在,空間應(yīng)用完全進(jìn)入商業(yè)領(lǐng)域,所以,衛(wèi)星市場(chǎng)所用的器件和元件的價(jià)格及尺寸大小也是關(guān)鍵因素。也許最關(guān)心的是功率。用UltraCMOS工藝(在藍(lán)寶石襯底上的絕緣體硅工藝)制造器件比用GaAs和體CMOS相比,衛(wèi)星系統(tǒng)設(shè)計(jì)人員實(shí)現(xiàn)了無比的靈活性,改善了性能和功耗。

本文引用地址:http://2s4d.com/article/81100.htm

  在空間應(yīng)用中有幾種關(guān)鍵(模擬或和數(shù)字)器件,包括PLL(鎖相環(huán)頻率合成器)、IF集成子系統(tǒng)和前置定標(biāo)電路。用UltraCMOS制造這些器件,能設(shè)計(jì)更輕小,性能更高及低成本的衛(wèi)星系統(tǒng),使發(fā)射成本更低。

  開發(fā)CMOS的潛能

  CMOS的低功率和容易集成的優(yōu)點(diǎn)是人所共知的。CMOS的先進(jìn)版本UltraCMOS,是50~100nm硅片直接沉積在紅寶石襯底上的完全耗盡型CMOS工藝。采用近似完全絕緣體藍(lán)寶石,UltraCMOS晶片具有標(biāo)準(zhǔn)CMOS工藝特性,低缺陷密度,簡(jiǎn)單、高產(chǎn)量結(jié)構(gòu)。能絕緣隔離晶體管,與其他工藝相比UltraCMOS改善了功率處理。CMOS工藝具有固有的CMOS邏輯電平,特別適合于集成設(shè)計(jì)。

  事實(shí)上,UltraCMOS工藝為和混合信號(hào)設(shè)計(jì)提供截然不同的優(yōu)越性和新方法。對(duì)于衛(wèi)星應(yīng)用,有幾個(gè)可關(guān)注的特性。此工藝提供低電容特性,使得在低功率下達(dá)到高速。與其他工藝相比,它的完全沉積工藝改善了線性度、速度和低電壓性能。UltraCMOS器件具有抗輻射性能,提供2kv HBMESD保護(hù)。因?yàn)樗鼘?duì)大晶片以標(biāo)準(zhǔn)CMOS工藝進(jìn)行處理,所以,具有成本低的優(yōu)點(diǎn)。UltraCMOS工藝早在開發(fā)初期就用于空間應(yīng)用。而且能繼續(xù)改善下一代系統(tǒng)所需的復(fù)雜設(shè)計(jì)。

  PLL優(yōu)越性

  衛(wèi)星信號(hào)鏈路中的關(guān)鍵器件是PLL。通常,這種器件接收非常小的信號(hào)(范圍-30dBm)并提供控制LO(本振)的復(fù)雜數(shù)字波形。因?yàn)椋且粋€(gè)混合信號(hào)器件,所以,性能指標(biāo)改進(jìn)1dB(如相位噪聲)會(huì)決定性地影響PLL性能。

  過去用外部分立元件制造具有良好相位噪聲性能的抗輻射PLL。這是一種大的耗電電路,限制了PLL數(shù)量,使其可能應(yīng)用在衛(wèi)星中。隨著單芯片PLL的出現(xiàn),促使設(shè)計(jì)人員擴(kuò)展此應(yīng)用在先進(jìn)的衛(wèi)星系統(tǒng)中,只要相應(yīng)噪聲性能滿足系統(tǒng)要求和可靠性能標(biāo)準(zhǔn)就行。

  UltraCMOS PLL與分立方案相比,具有單芯片尺寸,功率優(yōu)越,有較好的相位噪聲性能。所實(shí)現(xiàn)的UltraCMOS PLL達(dá)到業(yè)內(nèi)領(lǐng)先的相位噪聲性能指標(biāo),是首款可用的抗輻射單芯片PLL。最近推出的PE97632,改善了噪聲性能,在1Hz相位噪聲達(dá)到-216dBc/Hz(相當(dāng)于在10KHz偏移和2GHz中心頻率下的-103dBC/Hz)。隨著小小的3dB改進(jìn),衛(wèi)星設(shè)計(jì)人員可以雙倍有效負(fù)載值。

  PLL的異常相位噪聲是UltraCMOS技術(shù)對(duì)混合信號(hào)應(yīng)用固有的適用性所致。例如,一個(gè)先進(jìn)的單芯片PLL包含5000~10000 數(shù)字邏輯門和關(guān)鍵性的模擬元件(包括電荷泵,參考緩沖器和輸入放大器)。為了實(shí)現(xiàn)一個(gè)集成PLL,在單項(xiàng)技術(shù)中必須設(shè)計(jì)出每個(gè)功能都是最佳化的產(chǎn)品,使其相位噪聲對(duì)信號(hào)鏈路的貢獻(xiàn)最小。

  在實(shí)現(xiàn)集成時(shí),CMOS是通常的選擇。然而,在RF應(yīng)用時(shí),CMOS總不能滿足性能要求。因?yàn)橛懈綦x的藍(lán)寶石襯底,所以UltraCMOS技術(shù)具有固有的抗輻射和高溫特性。UltraCMOS工藝完全是空間品質(zhì),提供抗事件閉鎖(SEL)性(優(yōu)越的抗事件干擾小于10-9每位日誤差),允許100克拉總輻射劑量。

  為響應(yīng)UltraCMOS器件引起的顯著性能改善,衛(wèi)星設(shè)計(jì)人員現(xiàn)正在重新設(shè)計(jì)衛(wèi)星結(jié)構(gòu)。例如,具有良好相位噪聲性能的集成單片PLL,使衛(wèi)星設(shè)計(jì)人員把它們包含在更多的設(shè)計(jì)中。因此,現(xiàn)在一些最新的衛(wèi)星中每顆包含上百個(gè)UltraCMOS PLL?,F(xiàn)在每個(gè)通信信道可以經(jīng)濟(jì)地裝備自己本身的PLL,所以,每個(gè)信道可以分離地調(diào)節(jié)。這類改進(jìn)可以影響衛(wèi)星通信市場(chǎng),使衛(wèi)星性能用于更多服務(wù)(如廣播TV和點(diǎn)到點(diǎn)通信)。


上一頁 1 2 下一頁

關(guān)鍵詞: 混合信號(hào) RF

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉