TI與賽靈思公司聯(lián)合推出基于 FPGA 的解串器參考設(shè)計

日前，德州儀器 (TI) 與可編程邏輯解決方案的全球領(lǐng)先供應(yīng)商賽靈思公司 (Xilinx) 聯(lián)合宣布推出基于 FPGA 的解串器參考設(shè)計，該設(shè)計由 TI 與 Xilinx 聯(lián)合開發(fā)而成。這款全新的參考設(shè)計能夠?qū)?TI ADS527x 模數(shù)轉(zhuǎn)換器 (ADC) 系列的碼流進行解串，其附帶的應(yīng)用手冊可為設(shè)計人員介紹一種快速而簡便的解決方案，即將高速串行 LVDS 接收機集成到 XilinxÒ Virtex-IIÔ 系列、Virtex-II ProÔ 及 Spartan-3Ô FPGA 等。

如今，系統(tǒng)設(shè)計人員能夠高效利用 FPGA 的串行/并行處理能力以及軟件可編程性，加速專用的高性能處理功能的操作進程。對于超聲波、儀表以及無線通信等多通道應(yīng)用而言，擁有更高總體系統(tǒng)性能的能力尤為重要。通過訪問 www.ti.com/ADS527x，設(shè)計人員可獲得有關(guān)如何以最佳的方式使 Xilinx FPGA 與 TI 高速數(shù)據(jù)轉(zhuǎn)換器相連接的詳細(xì)信息。此外，還可訪問 Xilinx 網(wǎng)站直接下載 LVDS 參考設(shè)計文件，網(wǎng)址是：http://www.xilinx.com/bvdocs/appnotes/xapp774.pdf。

高性能 LVDS 接口
該解串器參考設(shè)計可同時接受多達(dá) 8 個通道，并且能提供自動的通道校正與時鐘調(diào)整功能。每個 ADC 輸出均可通過單獨的 LVDS 雙串行進行串行化與傳輸。另外，該解串器參考設(shè)計還可提供獨立的幀時鐘與串行數(shù)據(jù)時鐘，進行輕松解串。Xilinx 參考設(shè)計能夠提供必需的時序，以接受這些極其快速的輸入信號，并將其轉(zhuǎn)換成通用的并行輸出總線。

串行 LVDS 接口格式為系統(tǒng)制造商提供了幾種顯而易見的優(yōu)勢。同時，ADC 與 FPGA 上較少的引腳數(shù)意味著所需的路由線路更少，電路板成本更低。LVDS 接口本身是一種差動電流模式接口，不僅能夠提供抗外部噪聲能力，而且還能在印刷電路板中實現(xiàn)極低的串?dāng)_噪聲。這些優(yōu)勢最終可以實現(xiàn)更低的成本以及更高的系統(tǒng)可靠性。