高性能PHS射頻收發(fā)器芯片的設(shè)計(jì)

　　引言

　　隨著PHS協(xié)議的擴(kuò)展，PHS在系統(tǒng)和業(yè)務(wù)上也不斷推出新的亮點(diǎn)，如無(wú)縫切換、機(jī)卡分離和QBOX靈通無(wú)繩業(yè)務(wù)，這些新業(yè)務(wù)的推出將成為PHS未來(lái)發(fā)展的強(qiáng)大驅(qū)動(dòng)力。針對(duì)PHS系統(tǒng)對(duì)手機(jī)的新技術(shù)需求，銳迪科微電子(RDA)公司開發(fā)出基于全新RF收發(fā)結(jié)構(gòu)的單芯片收發(fā)器及集成天線開關(guān)的高效率功放模塊。本文介紹RDA PHS射頻收發(fā)器芯片的設(shè)計(jì)方法。

　　在中國(guó)，PHS作為固定市話網(wǎng)的一種補(bǔ)充和延伸，在發(fā)展初期以其較低的收費(fèi)模式，成為固網(wǎng)運(yùn)營(yíng)商快速搶占市場(chǎng)的利器。隨著PHS協(xié)議的擴(kuò)展，目前PHS終端除了能夠?qū)崿F(xiàn)固定電話的所有功能外，還可以支持包括轉(zhuǎn)移呼叫、多方通話、語(yǔ)音信箱等功能，同時(shí)它還具備移動(dòng)電話的一些功能，例如越區(qū)漫游、無(wú)線上網(wǎng)、定位和ISDN等多種業(yè)務(wù)。此外，PHS在系統(tǒng)和業(yè)務(wù)上也不斷推出新的亮點(diǎn)，如無(wú)縫切換、機(jī)卡分離和QBOX靈通無(wú)繩業(yè)務(wù)，這些新業(yè)務(wù)的推出勢(shì)必將成為PHS未來(lái)發(fā)展的驅(qū)動(dòng)力。

　　PHS系統(tǒng)所面對(duì)的目標(biāo)市場(chǎng)以中低端客戶為主，終端用戶對(duì)PHS手機(jī)的價(jià)格敏感程度大大高于GSM及CDMA系統(tǒng)。隨著通信市場(chǎng)中GSM、CDMA等各個(gè)系統(tǒng)競(jìng)爭(zhēng)的加劇，以及全新的3G系統(tǒng)一步步鄰近，PHS手機(jī)的生產(chǎn)成本對(duì)于PHS手機(jī)廠商和運(yùn)營(yíng)商而言更加敏感。

　　銳迪科微電子PHS手機(jī)射頻前端解決方案

　　但在PHS手機(jī)解決方案方面，恰恰事與愿違。雖然PHS系統(tǒng)投入運(yùn)營(yíng)已歷經(jīng)了十年的發(fā)展，但由于它在日本市場(chǎng)的失敗，提供終端芯片方案的日本廠商已經(jīng)長(zhǎng)期不再對(duì)終端方案芯片進(jìn)行優(yōu)化和改進(jìn)設(shè)計(jì)，這種情況對(duì)于射頻前端收發(fā)器更為突出?，F(xiàn)有的收發(fā)器芯片由于在系統(tǒng)結(jié)構(gòu)上采用了傳統(tǒng)的兩次變頻收發(fā)結(jié)構(gòu)，因此在集成度方面具有明顯的技術(shù)劣勢(shì)。這已經(jīng)成為PHS手機(jī)廠商進(jìn)行新機(jī)型開發(fā)和降低整機(jī)成本的主要障礙。

　　PHS系統(tǒng)不斷進(jìn)步的同時(shí)，系統(tǒng)廠商對(duì)射頻收發(fā)機(jī)的指標(biāo)也提出更為嚴(yán)苛的要求，許多指標(biāo)遠(yuǎn)高于協(xié)議規(guī)定。例如在QBOX應(yīng)用中，母機(jī)與子機(jī)之間的距離可能非常近，這導(dǎo)致輸入信號(hào)功率很大，因此要求接收機(jī)有較高的線性度，保證各級(jí)電路不發(fā)生非線性失真。另外，由于PHS手機(jī)輸入信號(hào)動(dòng)態(tài)范圍較大，必須使用AGC電路，以使基帶接口處的信號(hào)基本保持恒定幅度。為了減小AGC穩(wěn)定時(shí)間，加上傳統(tǒng)的PHS基帶芯片不直接進(jìn)行功率檢測(cè)，AGC環(huán)路必須全部集成在接收機(jī)端，并向基帶提供RSSI。此外，為了滿足手機(jī)無(wú)縫過(guò)境切換的要求，PLL要具有極快的鎖定時(shí)間，這個(gè)時(shí)間只相當(dāng)于GSM系統(tǒng)同類指標(biāo)的1/8。

　　為此銳迪科微電子公司開發(fā)設(shè)計(jì)了PHS射頻芯片組，由射頻收發(fā)芯片(RDA5205)和功放/開關(guān)模塊(RDA5212)兩顆芯片構(gòu)成了完整的PHS手機(jī)射頻前端解決方案。其中，收發(fā)芯片RDA5205是一顆全集成單芯片PHS收發(fā)器，由于采用了先進(jìn)的近零中頻(LOW-IF)接收結(jié)構(gòu)，并將PLL電路包括VCO和環(huán)路濾波器等全部集成在片上，因此具有集成度高、外圍元件少和易于使用等特點(diǎn)。RDA5212功放/開關(guān)模塊在系統(tǒng)應(yīng)用中具有良好的帶外抑制功能，天線處及功放輸出端都無(wú)需傳統(tǒng)方案中所必須的射頻聲表濾波器(SAW)。

　　整體射頻解決方案除了RDA5205、RDA5212外，僅需要一個(gè)單端轉(zhuǎn)雙端的射頻濾波器、一個(gè)TCXO、一個(gè)LDO以及少量外圍阻容元器件。如此高的集成度使RDA PHS射頻方案的外圍器件數(shù)只相當(dāng)于傳統(tǒng)方案的1/5，PCB面積相當(dāng)于傳統(tǒng)方案的1/3～1/4。在降低PHS手機(jī)的成本的同時(shí)，RDA PHS射頻芯片組保證了新版PHS手機(jī)無(wú)縫切換等新射頻指標(biāo)的要求，使應(yīng)用該射頻芯片組的手機(jī)產(chǎn)品具有極高的性價(jià)比，大大提升了終端產(chǎn)品的市場(chǎng)競(jìng)爭(zhēng)力。

　　銳迪科微電子PHS手機(jī)射頻前端主要組成部分如下：

　　(1)接收鏈路

　　接收機(jī)采用近零中頻架構(gòu)。該架構(gòu)既避免了超外差架構(gòu)需要片外SAW濾波器、成本高、不易單片集成等問(wèn)題，又避免了零中頻架構(gòu)直流偏移、1/f噪聲等問(wèn)題?？梢哉f(shuō)，近零中頻架構(gòu)規(guī)避了上述兩種架構(gòu)的缺點(diǎn)，同時(shí)又繼承了超外差架構(gòu)性能優(yōu)異以及零中頻架構(gòu)適合單片集成等優(yōu)點(diǎn)。

　　天線接收到信號(hào)，經(jīng)過(guò)開關(guān)以及單轉(zhuǎn)雙射頻濾波器，濾掉一部份的帶外干擾。然后經(jīng)過(guò)LNA放大，混頻器正交下變頻(低LO)到中心頻率為二分之一信道帶寬(即150kHz)。這個(gè)中頻的選擇主要考慮到其鏡像信道(+300kHz)是“干凈”的，即PHS系統(tǒng)中有用信道的左右兩個(gè)相鄰信道不會(huì)被分配。另外，電路中采用了低噪聲技術(shù)，使得1/f轉(zhuǎn)折頻率被大大壓低，減少了對(duì)SNR的影響。下變頻后的信號(hào)經(jīng)過(guò)復(fù)數(shù)濾波，進(jìn)一步濾掉帶外干擾并進(jìn)行部分的信道選擇。PGA在AGC控制下將信號(hào)幅度放大到合適數(shù)值，并使ADC留有足夠的空間來(lái)容納信道外的強(qiáng)攔截(blocker)和衰減。圖中紅框部分代表DSP，它首先將信號(hào)下變頻到基帶，然后進(jìn)行信道選擇濾波。處理完畢的信號(hào)經(jīng)過(guò)DAC轉(zhuǎn)變成模擬基帶IQ信號(hào)。RDA5205提供三種接收基帶接口: 第一種是將模擬基帶信號(hào)上變頻到10.8MHz IF，傳統(tǒng)的基帶都采用該接口;第二種是模擬基帶接口;第三種是150kHz基帶接口。后兩種接口主要滿足新一代PHS基帶的要求。

　　(2)發(fā)射鏈路

　　發(fā)射機(jī)采用直接上變頻架構(gòu)?；鶐Q信號(hào)首先通過(guò)低通濾波器對(duì)信道頻譜進(jìn)行約束，然后正交上變頻到射頻。射頻VGA提供60dB的動(dòng)態(tài)范圍，且具有0.5dB/步長(zhǎng)的分辨率。信號(hào)再經(jīng)過(guò)PA驅(qū)動(dòng)器放大并完成雙端轉(zhuǎn)單端，然后驅(qū)動(dòng)PA。最終信號(hào)經(jīng)過(guò)開關(guān)，由天線發(fā)射出去。

　　(3)頻率綜合器

　　頻率綜合器采用分?jǐn)?shù)N PLL。參考頻率等于TCXO頻率，即19.2MHz，環(huán)路濾波器可以選取比較高的帶寬，以減少穩(wěn)定時(shí)間，從而滿足系統(tǒng)無(wú)縫切換的要求。由于PLL采用了RDA獨(dú)立開發(fā)的全新技術(shù)，因此使得包括環(huán)路濾波器在內(nèi)的所有PLL電路都能集成在芯片上。

　　基帶控制：基帶通過(guò)標(biāo)準(zhǔn)3線控制收發(fā)芯片、功放和開關(guān)，各種控制包括: 初始設(shè)置、自動(dòng)校準(zhǔn)、工作狀態(tài)切換、設(shè)置PLL頻率和TX APC控制等。

　　RDA5205采用中芯國(guó)際0.18um 1P5M CMOS工藝實(shí)現(xiàn)，采用標(biāo)準(zhǔn)QFN封裝，封裝尺寸只有6×6mm。對(duì)于射頻芯片設(shè)計(jì)而言，相對(duì)于BiCMOS工藝，CMOS工藝更具有價(jià)格優(yōu)勢(shì)。RDA一直致力于CMOS技術(shù)的研究，由于采用了新的電路技術(shù)和隔離技術(shù)，使得CMOS收發(fā)芯片在低噪聲、數(shù)模混合、防串?dāng)_等方面絲毫不遜色于同類BiCMOS芯片。