基于ARM核的音頻解碼器單芯片系統(tǒng)研究

　　摘 要： 簡要介紹Cirrus Logic公司的嵌入式處理器產(chǎn)品EP7209的結(jié)構(gòu)、功能、接口特性等,并給出基于EP7209所能構(gòu)建的最大系統(tǒng)。對使用EP7209構(gòu)建嵌入式系統(tǒng)有一定參考價值,也有助于了解ARM核。

　　關(guān)鍵詞：嵌入式處理器 嵌入式系統(tǒng) ARM核

　　引 言

　　EP7209是世界上第一片既支持流行的MP3標(biāo)準(zhǔn),也支持諸如Microsoft Audio等快速涌現(xiàn)的互聯(lián)網(wǎng)音頻壓縮標(biāo)準(zhǔn)的數(shù)字音頻解碼器片上系統(tǒng)。EP7209在74MHz下運行時其性能與基于100MHz英特爾奔騰芯片的個人計算機(jī)相同,且消耗的功率特別?。涸?.5V電壓下,功耗不足170mW。它的ARM核提供了一個優(yōu)秀的數(shù)字信號處理器所能夠提供的處理能力,因此,互聯(lián)網(wǎng)音頻處理僅占用了該芯片50%的處理能力。這給嵌入式系統(tǒng)的設(shè)計人員留下了高達(dá)25MIPS(百萬條指令每秒)的處理能力用于實現(xiàn)其它功能。本文著重討論 EP7209的結(jié)構(gòu)、功能、接口特性等及其在嵌入式系統(tǒng)中的應(yīng)用。

　　一、功能框圖及功能塊描述

　　圖1是EP7209的功能框圖。由圖1可知EP7209含有如下功能塊。

　　(1)ARM720T處理器含有如下功能子塊：

　?、?ARM7TDMI CPU核。該CPU核支持Thumb指令集、核調(diào)試、增強的乘法器、JTAG以及嵌入式ICE。它的時鐘速率可編程為18MHz、36MHz、49MHz、74MHz。

　　② 內(nèi)存管理單元(MMU)與ARM710核兼容,并增加了對Windows CE的支持。該內(nèi)存管理單元提供了地址轉(zhuǎn)換和一個有64個項的轉(zhuǎn)換旁路緩沖器。

　?、?提供了8KB的單一的指令和數(shù)據(jù)高速緩沖存儲器以及一個四路相聯(lián)高速緩沖存儲器控制器。

　?、?寫緩沖器。

　　(2)38400字節(jié)的片上SRAM,可以在LCD控制器和通用應(yīng)用之間共享。

　　(3)內(nèi)存可以和高達(dá)6個獨立的擴(kuò)展段接口,每個擴(kuò)展段有256MB,且等待狀態(tài)可編程。

　　(4)27位的通用I/O,可以多路復(fù)用,以在需要時提供額外的功能。

　　(5)數(shù)字音頻接口(DAI)可以直接與CD音質(zhì)的DAC和編解碼器相連。

　　(6)中斷控制器。

　　(7)先進(jìn)的系統(tǒng)狀態(tài)控制及電源管理。

　　(8)2個16550A兼容的全雙工UART,含16字節(jié)的發(fā)送及接收FIFO。

　　(9)SIR協(xié)議紅外線數(shù)據(jù)編解碼器,速率最高達(dá)115.2kbps。

　　(10)LCD控制器,16級灰度,可編程為1、2或4位每像素。

　　(11)片上的啟動ROM,已固化了用于串行加載的啟動代碼。

　　(12)2個16位的通用定時計數(shù)器。

　　(13)1個32位的實時時鐘(RTC)和比較器。

　　(14)2個同步串行接口,用于諸如ADC等Microwire或SPI外圍器件。一個接口支持主模式和從模式,另一個僅支持主模式。

　　(15)完全的JTAG邊界掃描和嵌入式ICE支持。

　　(16)2個可編程的脈沖寬度調(diào)制接口。

　　(17)1個用于和1或2個Cirrus Logic CL-PS6700 PC卡控制器器件相連的接口,可支持2個PC卡插槽。

　　(18)振蕩器和鎖相環(huán),用于由外部的3.6864 MHz的晶振產(chǎn)生內(nèi)核所需要的18.432MHz、36.864 MHz、 49.152MHz或73.728MHz的時鐘。此外還有一個外部時鐘輸入端(在13MHz模式下使用)。

　　(19)一個低功耗的32.768kHz的振蕩器,用于產(chǎn)生實時時鐘所需要的1Hz時鐘。

　　所有的外部存儲器和外圍器件都應(yīng)連接到32位的數(shù)據(jù)總線D[0:31]上,并應(yīng)使用28位的地址總線A[0:27]和其它控制信號。

　　二、基本工作原理

　　EP7209的核心邏輯功能是建立在一個ARM720T嵌入式處理器之上的。對EP7209的設(shè)計,以低功耗為目的進(jìn)行了優(yōu)化,并使用完全靜態(tài)的 0.25μm的CMOS制造工藝。低功耗的思想同樣體現(xiàn)在狀態(tài)設(shè)計、時鐘使用的方式上。下面將有選擇地介紹EP7209的工作原理。

　　1.CPU內(nèi)核

　　ARM720T由一個ARM7TDMI 32位RISC處理器、一個單一的高速緩沖和一個存儲器管理單元(MMU)所構(gòu)成。8KB的高速緩沖有一個四個項的相聯(lián)寄存器,并被組織成512線四字 (4×512×4字節(jié))。高速緩沖直接與ATM7TDMI相連,因而高速緩沖來自CPU的虛擬地址。當(dāng)所需的虛擬地址不在高速緩沖中時,由MMU將虛擬地址轉(zhuǎn)換為物理地址。一個64個項的轉(zhuǎn)換旁路緩沖器(TLB)被用來加速地址轉(zhuǎn)換過程,并減少頁表讀取所需的總線傳送。僅通過轉(zhuǎn)換高速緩沖中未存儲的地址,MMU就能夠節(jié)約功率。

　　2.狀態(tài)控制

　　EP7209支持如下的電源管理狀態(tài)：操作、空閑和后備(節(jié)能),如圖 2所示。正常的程序執(zhí)行狀態(tài)為操作狀態(tài)。這是一個完全性能狀態(tài),時鐘和外圍器件都被使能。除了CPU時鐘被暫停外,空閑狀態(tài)與操作狀態(tài)是一樣的。一個中斷或喚醒將使空閑狀態(tài)返回到操作狀態(tài)。后備狀態(tài)下功耗最小,選擇此模式會關(guān)閉主振蕩器,只對實時時鐘和相關(guān)邏輯提供電源。當(dāng)EP7209處于后備狀態(tài)時,為保證系統(tǒng)能夠正常喚醒,所有電源和地引腳仍然與電源和地相連是非常重要的。后備狀態(tài)唯一能夠變遷到的狀態(tài)是操作狀態(tài)。

　　3.復(fù) 位

　　EP7209有三個異步復(fù)位信號：nPOR、nPWRFL和nURESET。如它們中的任一個有效,系統(tǒng)復(fù)位將由內(nèi)部產(chǎn)生。除了RTC數(shù)據(jù)和匹配寄存器外,所有的EP7209內(nèi)部寄存器都將被復(fù)位。為了使系統(tǒng)時間在用戶復(fù)位或電源失敗的狀況下得以保持,RTC數(shù)據(jù)和匹配寄存器僅由nPOR引起的復(fù)位所清除。

　　任何復(fù)位都將復(fù)位CPU,并在EP7209返回操作狀態(tài)時使CPU從復(fù)位矢量處開始執(zhí)行程序。

　　4. 時 鐘

　　EP7209有兩個時鐘模式：外部時鐘輸入和片上PLL。時鐘源的選取是由端口E的第2腳(PE[2])的一個陷阱選項來實現(xiàn)的。如果PE[2]在 nPOR的上升沿處為高(例如上電時),外部時鐘模式被選取;如果PE[2]為低,那么,片上PLL模式被選取。上電以后,PE[2]可用作通用輸入輸出端口。

　　EP7209器件有幾個獨立的邏輯部分,每一個都有自己的時鐘頻率要求。當(dāng)EP7209處于外部時鐘模式時,外圍器件的真實頻率將不同于PLL模式時的頻率。

　　5. 中斷處理

　　在程序的執(zhí)行期間,當(dāng)一個不可預(yù)測事件 (如中斷或存儲器錯誤) 發(fā)生時,通常要產(chǎn)生一個例外。當(dāng)這些例外在同一時間發(fā)生時,將由固定優(yōu)先權(quán)服務(wù)體系決定其被處理的次序。表1顯示了所有例外的優(yōu)先權(quán)次序。