新聞中心

EEPW首頁 > 設(shè)計(jì)應(yīng)用 > AESA雷達(dá)信號(hào)處理及體系結(jié)構(gòu)

AESA雷達(dá)信號(hào)處理及體系結(jié)構(gòu)

作者: 時(shí)間:2014-07-11 來源:網(wǎng)絡(luò) 收藏


把一系列啁啾脈沖置入到正確的方格中后,多普勒處理程序水平移動(dòng)數(shù)據(jù)——觀察從一個(gè)目標(biāo)返回的脈沖隨時(shí)間的變化,提取出相對(duì)速度和目標(biāo)頭部信息。這一處理方法需要很大的環(huán)形緩沖,無論某一多普勒算法一次能夠處理多少方格,緩沖都能夠容納所有的方格。

先進(jìn)系統(tǒng)在陣列中增加了另一個(gè)維度。通過把天線劃分成子陣列,系統(tǒng)可以同時(shí)發(fā)送多個(gè)波束,然后,使用相同的多旁瓣天線方向圖設(shè)置接收器進(jìn)行監(jiān)聽?;蛘撸到y(tǒng)通過聚束或者使用合成孔徑方法來掃描波束?,F(xiàn)在,當(dāng)裝入壓縮后的脈沖時(shí),系統(tǒng)建立一個(gè)三維方格陣列:一個(gè)軸上是發(fā)送脈沖,第二個(gè)是返回延時(shí),第三個(gè)是波束方位(圖4 )?,F(xiàn)在,對(duì)于每一路脈沖,我們有兩維或者三維方格陣列,同時(shí)表示距離和方向——表示物理空間。這種存儲(chǔ)器的排列是空時(shí)自適應(yīng)處理(STAP)的起點(diǎn)。


圖4 .多維方格為STAP建立矩陣。

這一術(shù)語可以解釋為:“空時(shí)”,數(shù)據(jù)組在3D空間統(tǒng)一了目標(biāo)的位置,含有與目標(biāo)相關(guān)的啁啾時(shí)間。之所以是“自適應(yīng)”,是因?yàn)樗惴◤臄?shù)據(jù)中獲得自適應(yīng)濾波。

概念上,實(shí)際情況也是如此,構(gòu)成自適應(yīng)濾波器是一個(gè)矩陣求逆過程:這一數(shù)據(jù)要與哪一矩陣相乘,得到噪聲中隱藏的結(jié)果?據(jù)Altera資深技術(shù)營(yíng)銷經(jīng)理Michael Parker,推測(cè)的隱藏方向圖信息可能來自多普勒處理過程發(fā)現(xiàn)的種子,從其他傳感器采集的數(shù)據(jù),或者來自智能數(shù)據(jù)。運(yùn)行在CPU下游的算法把假設(shè)的方向圖插入到矩陣方程中,解出能夠產(chǎn)生預(yù)期數(shù)據(jù)的濾波函數(shù)。

很顯然,在這一點(diǎn),計(jì)算負(fù)載非常大。反變換算法需要的動(dòng)態(tài)范圍要求進(jìn)行浮點(diǎn)計(jì)算。對(duì)于戰(zhàn)斗環(huán)境中一個(gè)實(shí)際的中等規(guī)模系統(tǒng),必須實(shí)時(shí)進(jìn)行處理,Parker估算了STAP負(fù)載會(huì)達(dá)到幾個(gè)TFLOPS.在采用了低分辨率、窄動(dòng)態(tài)范圍的系統(tǒng)中,實(shí)時(shí)性要求并不高,例如,簡(jiǎn)單的汽車輔助駕駛系統(tǒng)或者合成孔徑映射系統(tǒng)等,這一負(fù)載會(huì)顯著減小。

從STAP,信息進(jìn)入到通用CPU中,復(fù)雜但是數(shù)字計(jì)算量小,軟件嘗試對(duì)目標(biāo)進(jìn)行分類,構(gòu)建環(huán)境模型,估算威脅所在,或者告訴操作員,或者直接采取緊急措施。在這一點(diǎn),我們不但在信號(hào)處理域處理信號(hào),而且還進(jìn)入了人工智能領(lǐng)域。

兩種體系結(jié)構(gòu)

從一名經(jīng)驗(yàn)豐富的雷達(dá)系統(tǒng)設(shè)計(jì)師的角度看,我們還只是膚淺的了解了戰(zhàn)斗雷達(dá)。這一參考方法把網(wǎng)絡(luò)看成是相對(duì)靜態(tài)的DSP鏈,都連接至STA模塊,其本身是軟件受控的矩陣算術(shù)單元。除此之外,從DSP專家的角度看,是一組CPU內(nèi)核。

作為對(duì)比,汽車或者機(jī)器人系統(tǒng)設(shè)計(jì)人員會(huì)從完全不同的角度看系統(tǒng)。從嵌入式設(shè)計(jì)人員的角度看,系統(tǒng)只是一大段軟件,有一些非常專用的I/O器件,以及需要進(jìn)行加速的某些任務(wù)。有經(jīng)驗(yàn)的雷達(dá)信號(hào)工程師考慮到信號(hào)處理和通用硬件的相對(duì)規(guī)模,可能會(huì)對(duì)這一方法不屑一顧。很顯然,機(jī)載多功能雷達(dá)的數(shù)據(jù)速率、靈活性和動(dòng)態(tài)范圍要求采用專用DSP流水線以及大量的本地緩沖才能完成實(shí)時(shí)處理。但是對(duì)于有幾個(gè)天線單元的不同應(yīng)用,簡(jiǎn)單的環(huán)境、更短的距離和較低的分辨率,以CPU為中心的觀點(diǎn)帶來了一些有意思的問題。

萊斯大學(xué)的Gene Frantz教授提出的第一個(gè)問題是,定義真實(shí)環(huán)境的I/O.第二個(gè)問題是選擇CPU.Frantz注意到,“很少只有一個(gè)CPU.更常見的是異構(gòu)多處理系統(tǒng)。”Frantz建議這一方法不從MATLAB中的DSP函數(shù)開始,而是從C語言中描述的完整系統(tǒng)開始。然后,以CPU為中心的設(shè)計(jì)人員不是定義設(shè)計(jì)中DSP和CPU域之間的硬件邊界,而是“不斷優(yōu)化并加速C代碼。”

實(shí)際結(jié)果可能與以DSP為中心的方法完全不同。例如,以CPU為中心的方法一開始假設(shè)在一片通用CPU上執(zhí)行所有工作。如果速度不夠快,這一方法轉(zhuǎn)向多片CPU,共享一個(gè)分層的連續(xù)存儲(chǔ)器。只有當(dāng)多核不足以完成任務(wù)時(shí),這一方法才轉(zhuǎn)向優(yōu)化的硬件加速器。

相似的,以CPU為中心的設(shè)計(jì)從假設(shè)一個(gè)統(tǒng)一的存儲(chǔ)器開始。它為每一個(gè)處理器分配連續(xù)高速緩存,為加速器分配本地工作存儲(chǔ)器。它開始時(shí)并不假設(shè)任何硬件流水線,也不把任務(wù)混合映射到硬件資源上。

在要求最嚴(yán)格的應(yīng)用中,同一個(gè)系統(tǒng)設(shè)計(jì)可能會(huì)同時(shí)采用兩種體系結(jié)構(gòu)方法。幾乎每一任務(wù)嚴(yán)格的帶寬和計(jì)算需求都導(dǎo)致采用專用硬件流水線和存儲(chǔ)器例化。要求大幅度降低功耗可能會(huì)迫使做出采用高精度數(shù)字方法的決定,這使得在任務(wù)之間共享硬件變得越來越復(fù)雜。

精度是Frantz強(qiáng)調(diào)的一點(diǎn)。他指出,“把有效位數(shù)減少一半使您能夠?qū)⑿阅芴岣咭粋€(gè)量級(jí)。”為降低功耗,您可以對(duì)以上這些做出犧牲或者部分犧牲。

Frantz指出了關(guān)于模擬/數(shù)字邊界的問題。他說:“我們需要重新考慮模擬信號(hào)處理。三十年以前,我們開始告訴系統(tǒng)設(shè)計(jì)人員只要做好數(shù)據(jù)轉(zhuǎn)換就行,我們采用數(shù)字方法完成其他所有工作。但是實(shí)際上,在8位分辨率,模擬和數(shù)字方法大概是相同的。模擬是不是更好一些?這取決于在您的系統(tǒng)中,‘更好的含義是什么。”

地球物理測(cè)繪或者自動(dòng)陸地車輛系統(tǒng)使用的合成孔徑雷達(dá)等窄帶系統(tǒng)會(huì)采用與戰(zhàn)斗雷達(dá)完全不同的體系結(jié)構(gòu)。它可以使用模擬濾波器、上變頻器/下變頻器以及聚束功能來完成一個(gè)寬帶存儲(chǔ)器系統(tǒng)的所有后續(xù)處理工作,還使用具有浮點(diǎn)加速器和動(dòng)態(tài)負(fù)載均衡功能的多個(gè)異構(gòu)處理器(圖5 )。


圖5.一個(gè)理想的低性能系統(tǒng)。

本文引用地址:http://2s4d.com/article/259363.htm


關(guān)鍵詞: FPGA GPU DAC驅(qū)動(dòng) AESA

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉