新聞中心

EEPW首頁 > 設計應用 > 省電設計使DDS更適合便攜應用

省電設計使DDS更適合便攜應用

作者: 時間:2009-06-11 來源:網(wǎng)絡 收藏

獨特的結構

圖1表示了當工作在100MHz的標稱輸出頻率時,的低功耗特性。該圖表明了三種不同的工作模式(單音、線性掃描、可編程模數(shù)),具有直接接收差分或單端源(屏蔽內部PLL)驅動的REFCLK輸入。

的可編程模式結構是獨一無二的,并且其與常規(guī)器件有著區(qū)別。傳統(tǒng)的依靠相位累加器實現(xiàn)其頻率分辨率,累加器的大小(位數(shù))決定了的頻率分辨率。

有C-bit分辨率相位累加器的傳統(tǒng)DDS將提供fS/2C的頻率分辨率,其中fS是DDS的采樣率。數(shù)字調諧字M可以是從零到2C-1}-1的任何整數(shù)。技術上,允許從2C-1至2C-1的調諧字,但這導致了奈奎斯特鏡像頻率合成(例如,計數(shù)旋轉相量)。該數(shù)字調諧字和DDS采樣率(fS)產(chǎn)生了通常的DDS頻率合成方程,其中fO是DDS的輸出頻率:

fO/fS=M/2C (1)


因為M必須是整數(shù),對于任何給定的采樣率,傳統(tǒng)的DDS只能合成2C-1的特定頻率。也就是說,對于M=0,輸出頻率是零(DC),而對M=2C-1-1,輸出頻率略低于0.5fs。所有剩余的輸出頻率受限于fs2C(DDS的頻率分辨率)的增加。在大多數(shù)情況下,這種精細的頻率分辨率更令人滿意。例如,對,其擁有32-b累加器,頻率分辨率是(250MHz)/232,即約為0.058Hz。

現(xiàn)在,考慮具有32-b累加器的傳統(tǒng)DDS,其準確合成采樣速率1/1000th的輸出頻率。這意味著fO/fS=1/1000。將其帶入公式1的左側,并求解M為:M=232/1000,或M=4294967.296,其中M顯然不是一個整數(shù)。傳統(tǒng)DDS要求M為一個整數(shù)值,在這個例子中其最接近的值是4294967。困難在于,使用這種調諧字不能準確合成0.001fs的頻率,大約為0.000999999931fs。在某些應用中,這種與理想頻率略有偏差是不可接受的(例如網(wǎng)絡時鐘應用)。


上一頁 1 2 下一頁

評論


相關推薦

技術專區(qū)

關閉