基于Avalon總線接口的UPFC控制器IP核設計

3 系統(tǒng)驗證
使用Quartus5.1對UPFC控制器IP核的Verilog程序進行綜合時，可選用Altera公司的CycloneIIEP2C35評估板。該板有33216個邏輯單元，105個M4k存儲模塊，35個18×18乘法單元，4個PLL和475個I／O腳。UPFC控制器IP核在Quartus 中編譯通過，即可利用波形編輯器對其進行功能仿真。圖3是其功能仿真波形。實際上，Quartus提供有嵌入式邏輯分析儀SignalTap II，可以對輸出信號進行實時測試。在實際監(jiān)測中，通過SignalTap II可將測得的樣本信號暫存于目標器件的嵌入式RAM中，然后通過器件的JTAG端口和USB Blaster下載線將采得的信息傳出，并送入主機進行分析。圖4為UPFC控制器IP核輸出的實際波形圖。


4 結束語
本UPFC控制器IP能使輸出正弦波頻率跟電網(wǎng)頻率保持一致，且輸出正弦波的幅值和相位可根據(jù)需要進行調節(jié)；輸出的三角載波的頻率、幅值和相位保持不變。同時，將UPFC控制器IP核和Nios II相結合還可提高系統(tǒng)的抗干擾能力?！　?