新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 解析PCB Layout中的專(zhuān)業(yè)走線策略

解析PCB Layout中的專(zhuān)業(yè)走線策略

作者: 時(shí)間:2014-04-13 來(lái)源:網(wǎng)絡(luò) 收藏

對(duì)于工程師來(lái)說(shuō),最關(guān)注的還是如何確保在實(shí)際走線中能完全發(fā)揮差分走線的這些優(yōu) 勢(shì)。也許只要是接觸過(guò)的人都會(huì)了解差分走線的一般要求,那就是“等長(zhǎng)、等距”。等長(zhǎng)是為了保證兩個(gè)差分信號(hào)時(shí)刻保持相反極性,減少共模分量; 等距則主要是為了保證兩者差分阻抗一致,減少反射。“盡量靠近原則”有時(shí)候也是差分走線的要求之一。但所有這些規(guī)則都不是用來(lái)生搬硬套的,不少工程師似乎 還不了解高速差分信號(hào)傳輸?shù)谋举|(zhì)。下面重點(diǎn)討論一下差分信號(hào)設(shè)計(jì)中幾個(gè)常見(jiàn)的誤區(qū)。

本文引用地址:http://2s4d.com/article/236429.htm

誤區(qū)一:認(rèn)為差分信號(hào)不需要地平面作為回流路徑, 或者認(rèn)為差分走線彼此為對(duì)方提供回流途徑。造成這種誤區(qū)的原因是被表面現(xiàn)象迷惑,或者對(duì)高速信號(hào)傳輸?shù)臋C(jī)理認(rèn)識(shí)還不夠深入。從圖1-8-15的接收端的結(jié) 構(gòu)可以看到,晶體管Q3,Q4的發(fā)射極電流是等值,反向的,他們?cè)诮拥靥幍碾娏髡孟嗷サ窒?I1=0),因而差分電路對(duì)于類(lèi)似地彈以及其它可能存在于電 源和地平面上的噪音信號(hào)是不敏感的。地平面的部分回流抵消并不代表差分電路就不以參考平面作為信號(hào)返回路徑,其實(shí)在信號(hào)回流分析上,差分走線和普通的單端 走線的機(jī)理是一致的,即高頻信號(hào)總是沿著電感最小的回路進(jìn)行回流,最大的區(qū)別在于差分線除了有對(duì)地的耦合之外,還存在相互之間的耦合,哪一種耦合強(qiáng),那一 種就成為主要的回流通路,圖1-8-16是單端信號(hào)和差分信號(hào)的地磁場(chǎng)分布示意圖。

?

?

電路設(shè)計(jì)中,一般差分走線之間的耦合較小,往往只占10~20%的耦合度,更多的還是對(duì)地的耦合,所以差分走線的主要回流路徑還是存在于地平面。當(dāng)?shù)仄矫姘l(fā)生不連續(xù)的時(shí)候,無(wú)參考平面的區(qū)域,差分走線之間的耦合才會(huì)提供主要的回流通路,見(jiàn)圖1-8-17所示。盡管參考平面的不連續(xù)對(duì)差分走線的影響沒(méi)有對(duì)普通的單端走線來(lái)的嚴(yán)重,但還是會(huì)降低差分信號(hào)的質(zhì)量,增加EMI,要盡量避免。也有些設(shè)計(jì)人員認(rèn)為,可以去掉差分走線下方的參考平面,以抑制差分傳輸中的部分共模信號(hào),但從理論上看這種做法是不可取的,阻抗如何控制?不給共模信號(hào)提供地阻抗回路,勢(shì)必會(huì)造成EMI輻射,這種做法弊大于利。

?

?

誤區(qū)二:認(rèn)為保持等間距比匹配線長(zhǎng)更重要。在實(shí)際的PCB布線中,往往不能同時(shí)滿足差分設(shè)計(jì)的要求。由于管腳分布,過(guò)孔,以及走線空間等因素存在,必須通過(guò)適當(dāng)?shù)睦@線才能達(dá)到線長(zhǎng)匹配的目的,但帶來(lái)的結(jié)果必然是差分對(duì)的部分區(qū)域無(wú)法平行,這時(shí)候我們?cè)撊绾稳∩崮?在下結(jié)論之前我們先看看下面一個(gè)仿真結(jié)果。

?

?

從上面的仿真結(jié)果看來(lái),方案1和方案2波形幾乎是重合的,也就是說(shuō),間距不等造成的影響是微乎其微的,相比較而言,線長(zhǎng)不匹配對(duì)時(shí)序的影響要大得多(方案3)。再?gòu)睦碚摲治鰜?lái)看,間距不一致雖然會(huì)導(dǎo)致差分阻抗發(fā)生變化,但因?yàn)椴罘謱?duì)之間的耦合本身就不顯著,所以阻抗變化范圍也是很小的,通常在10%以?xún)?nèi),只相當(dāng)于一個(gè)過(guò)孔造成的反射,這對(duì)信號(hào)傳輸不會(huì)造成明顯的影響。而線長(zhǎng)一旦不匹配,除了時(shí)序上會(huì)發(fā)生偏移,還給差分信號(hào)中引入了共模的成分,降低信號(hào)的質(zhì)量,增加了EMI。

可以這么說(shuō),PCB差分走線的設(shè)計(jì)中最重要的規(guī)則就是匹配線長(zhǎng),其它的規(guī)則都可以根據(jù)設(shè)計(jì)要求和實(shí)際應(yīng)用進(jìn)行靈活處理。

誤區(qū)三:認(rèn)為差分走線一定要靠的很近。讓差分走線靠近無(wú)非是為了增強(qiáng)他們的耦合,既可以提高對(duì)噪聲的免疫力,還能充分利用磁場(chǎng)的相反極性來(lái)抵消對(duì)外界的電 磁干擾。雖說(shuō)這種做法在大多數(shù)情況下是非常有利的,但不是絕對(duì)的,如果能保證讓它們得到充分的屏蔽,不受外界干擾,那么我們也就不需要再讓通過(guò)彼此的強(qiáng)耦 合達(dá)到抗干擾和抑制EMI的目的了。如何才能保證差分走線具有良好的隔離和屏蔽呢?增大與其它信號(hào)走線的間距是最基本的途徑之一,電磁場(chǎng)能量是隨著距離呈 平方關(guān)系遞減的,一般線間距超過(guò)4倍線寬時(shí),它們之間的干擾就極其微弱了,基本可以忽略。此外,通過(guò)地平面的隔離也可以起到很好的屏蔽作用,這種結(jié)構(gòu)在高 頻的(10G以上)IC封裝PCB設(shè)計(jì)中經(jīng)常會(huì)用采用,被稱(chēng)為CPW結(jié)構(gòu),可以保證嚴(yán)格的差分阻抗控制(2Z0),如圖1-8-19。

?

?

差分走線也可以走在不同的信號(hào)層中,但一般不建議這種走法,因?yàn)椴煌膶赢a(chǎn)生的諸如阻抗、過(guò)孔的差別會(huì)破壞差模傳輸?shù)男Ч?,引入共模噪聲。此外,如果相鄰兩層耦合不夠緊密的話,會(huì)降低差分走線抵抗噪聲的能力,但如果能保持和周?chē)呔€適當(dāng)?shù)拈g距,串?dāng)_就不是個(gè)問(wèn)題。在一般頻率(GHz以下),EMI也不會(huì)是很?chē)?yán)重的問(wèn)題,實(shí)驗(yàn)表明,相距500Mils的差分走線,在3米之外的輻射能量衰減已經(jīng)達(dá)到60dB,足以滿足FCC的電磁輻射標(biāo)準(zhǔn),所以設(shè)計(jì)者根本不用過(guò)分擔(dān)心差分線耦合不夠而造成電磁不兼容問(wèn)題。



關(guān)鍵詞: PCB Layout

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉