新聞中心

EEPW首頁 > 電源與新能源 > 設計應用 > 時域反射儀的硬件設計與實現(xiàn)----關鍵電路設計(四)

時域反射儀的硬件設計與實現(xiàn)----關鍵電路設計(四)

作者: 時間:2013-04-24 來源:網(wǎng)絡 收藏
src="/uploadfile/dygl//201304/20130424101802893.jpg" width=60 height=24>

里被忽略。該消隱時間表示完成DC心C轉(zhuǎn)換器和處理器上電操作所需的最大時間,如果

時域反射儀的硬件設計與實現(xiàn)----關鍵電路設計(四)

引腳未在該slZms時間窗口里被拉至高電平,則使能輸出將被釋放,前提是slZms為系統(tǒng)的上電操作提供了足夠的時間。

防反跳斷電:如果要啟功斷電操作,則

時域反射儀的硬件設計與實現(xiàn)----關鍵電路設計(四)

引腳保持于低電平的最小時間也必須為32ms(幾即),同樣可以利用在OFFT引腳上增加電容器的方式來增加額外的關斷防反跳時間(幾腳),電容幾阿與幾腳的關系和開機設置采用的關系式一致。一旦尸召被拉低,則

時域反射儀的硬件設計與實現(xiàn)----關鍵電路設計(四)

引腳將被轉(zhuǎn)換至低電平,用來提醒處理器執(zhí)行其斷電和內(nèi)務處理任務,留給處理器的斷電時間為1024ms,如果處理器提前完成上述任務的處理,則可提前

時域反射儀的硬件設計與實現(xiàn)----關鍵電路設計(四)

拉低,以釋放使能輸出,否則1024ms時間到以后,使能輸出將被強制釋放。圖4礴0給出了簡單的開關控制器在執(zhí)行上電和斷電任務時的時序圖。

開關控制器在執(zhí)行上電和斷電任務時的時序圖

在關機控制上也可以采用軟件關機,即當軟件檢測到定時關機時間到或者是電池電量不夠時,可在完成相關的內(nèi)務處理以后,將

時域反射儀的硬件設計與實現(xiàn)----關鍵電路設計(四)

置成低電平,則輸出使能被主動釋放,隨即關閉了DC心C轉(zhuǎn)換器。當供電被切短以后,控制器非常低的靜態(tài)電流(6uA)對電池電量的消耗是微不足道的,有效的延長了電池的使用時間。


上一頁 1 2 3 4 5 6 7 下一頁

評論


相關推薦

技術專區(qū)

關閉