一種基于FPGA的NoC驗(yàn)證平臺的構(gòu)建

　　半導(dǎo)體工藝技術(shù)進(jìn)入深亞微米時(shí)代后，基于總線系統(tǒng)芯片SoC(Svstem on Chip)的體系結(jié)構(gòu)在物理設(shè)計(jì)、通信帶寬以及功耗等方面無法滿足未來多IP體系發(fā)展的需求。片上網(wǎng)絡(luò)NoC(Netwotlk on Chip)是一種新的系統(tǒng)芯片體系結(jié)構(gòu)，其核心思想是將計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)移植到系統(tǒng)芯片設(shè)計(jì)中來，從體系結(jié)構(gòu)上徹底解決總線架構(gòu)帶來的問題。

　　研究人員從拓?fù)浣Y(jié)構(gòu)、路由算法、交換策略以及流控機(jī)制等多個方面對NoC進(jìn)行研究，但是如何構(gòu)建NoC驗(yàn)證平臺，快速得到NoC的性能也一直是NoC研究的重點(diǎn)。

　　在過去的幾年里，一些研究機(jī)構(gòu)提出了對于NoC不同抽象層次的驗(yàn)證方法的研究，一般的NoC驗(yàn)證是基于軟件的仿真和建模，如：用C、C++、SvstemC進(jìn)行系統(tǒng)級建模仿真，這樣驗(yàn)證很靈活，但在仿真時(shí)間上卻開銷很大。本文提出的基于FPGA的NoC驗(yàn)證平臺在仿真速度方面是一般基于HDL的軟件仿真的16 000倍，而基于PC機(jī)編寫的NoC軟件更增強(qiáng)了該平臺的靈活性和實(shí)用性。

　　1 驗(yàn)證平臺架構(gòu)

　　該驗(yàn)證平臺采用模塊化設(shè)計(jì)，可以很容易地對不同的NoC進(jìn)行功能驗(yàn)證和性能評估。圖1給出了該驗(yàn)證平臺的基本架構(gòu)。

　　它主要包括3個模塊：

　　1)模擬IP核模塊 該模塊包含有數(shù)據(jù)流量產(chǎn)生器TG(Traffic Generator)模塊及數(shù)據(jù)流量接收器TR(Traffic Receiver)模塊。TG模擬產(chǎn)生NoC網(wǎng)絡(luò)中各個IP節(jié)點(diǎn)可能產(chǎn)生的數(shù)據(jù)流量，TR用于收集NoC運(yùn)行過程中的各種信息。TG／R作為一個IP節(jié)點(diǎn)和待測NoC中的每個交換節(jié)點(diǎn)相連接。

　　2)微處理器MPU及其接口MPI模塊 PC機(jī)通過MPU(FPGA中自帶的NiosⅡ軟核)和MPI實(shí)現(xiàn)對NoC各IP核中TG內(nèi)部各個配置寄存器的配置，并將TR中各個寄存器的內(nèi)容讀取到PC機(jī)中進(jìn)行處理。本模塊和模擬IP核模塊構(gòu)成FPGA硬件平臺。

　　3)NoC軟件模塊 完成對NoC的配置以及NoC系統(tǒng)的性能統(tǒng)計(jì)。PC機(jī)通過MPU與FPGA進(jìn)行通信，實(shí)現(xiàn)對NoC的配置并從FPGA中得到數(shù)據(jù)并進(jìn)行后端處理，以圖形的方式顯示給用戶，供用戶對所設(shè)計(jì)的NoC進(jìn)行評估。同時(shí)PC機(jī)可以監(jiān)控NoC運(yùn)行的情況。

　　FPGA采用Ahera公司Stratix IV系列中的EP4SGX230KF40C2，該器件能夠提供高速的時(shí)鐘信號和大量的片內(nèi)資源，并具有大量外圍接口電路可供使用，這為基于FPGA的驗(yàn)證提供了強(qiáng)有力的保證。