RFIC設(shè)計(jì)所面臨的挑戰(zhàn)及設(shè)計(jì)流程詳解

　　無(wú)線RFIC設(shè)計(jì)流程

　　無(wú)線RFIC設(shè)計(jì)流程如圖1所示。該流程覆蓋了自系統(tǒng)設(shè)計(jì)到物理實(shí)現(xiàn)的全部過(guò)程，符合前面談到的“從兩端到中間”的設(shè)計(jì)方法。

圖1：無(wú)線RFIC設(shè)計(jì)流程

　　1. 使用系統(tǒng)級(jí)資源

　　來(lái)自系統(tǒng)設(shè)計(jì)流程的保證是第一位的，而且是最高的抽象層次，系統(tǒng)級(jí)設(shè)計(jì)描述可作為頂層芯片的可執(zhí)行測(cè)試環(huán)境。周邊系統(tǒng)的模型可與芯片的高級(jí)模型結(jié)合起來(lái)生成一個(gè)可執(zhí)行的設(shè)計(jì)規(guī)范。系統(tǒng)設(shè)計(jì)要求可作為最早的設(shè)計(jì)規(guī)范來(lái)驅(qū)動(dòng)芯片級(jí)的設(shè)計(jì)要求，并最終成為可復(fù)用的測(cè)試基準(zhǔn)和回歸仿真模型。部分系統(tǒng)級(jí)的IP資源也可用來(lái)確定系統(tǒng)的性能參數(shù)(如EVM、BER和PER)。

　　混合級(jí)仿真有助于系統(tǒng)和模塊設(shè)計(jì)工程師之間共享信息。為了保證系統(tǒng)環(huán)境和IC環(huán)境之間的接口，多模式仿真解決方案必須適合任何語(yǔ)言(包括C/C++、SystemC、SystemVerilog、數(shù)字/混合信號(hào)/模擬行為級(jí)HDL語(yǔ)言以及SPICE)，并能為跨多模的電路設(shè)計(jì)提供不同專用的引擎和算法。

　　2. 設(shè)計(jì)規(guī)劃和仿真策略

　　一個(gè)復(fù)雜設(shè)計(jì)能否成功很大程度上取決于預(yù)先規(guī)劃的徹底性。如果在設(shè)計(jì)初期就對(duì)設(shè)計(jì)的頂層要求、模塊級(jí)要求和混合級(jí)策略有一個(gè)清晰的規(guī)劃的話，“從兩端到中間”的設(shè)計(jì)方式能夠保證所有的模塊都能滿足主要的設(shè)計(jì)規(guī)范要求，并允許更為靈活的進(jìn)度安排。因此，全面的仿真策略和建模規(guī)劃非常關(guān)鍵。在成功實(shí)現(xiàn)了高級(jí)的可執(zhí)行規(guī)范后，設(shè)計(jì)過(guò)程將深入到設(shè)計(jì)中某些特定的感興趣區(qū)域，并制定感興趣區(qū)域的驗(yàn)證計(jì)劃。驗(yàn)證計(jì)劃會(huì)規(guī)定測(cè)試如何執(zhí)行，并確定哪些模塊在測(cè)試中處于晶體管級(jí)。工程師要注意在建立和編寫模型代碼時(shí)不要過(guò)分復(fù)雜化，在開(kāi)始時(shí)只需要簡(jiǎn)單的模型和必需的模型特性。

　　正式的規(guī)劃過(guò)程是實(shí)現(xiàn)高效、全面驗(yàn)證的前提，有助于在設(shè)計(jì)初期捕獲更多的設(shè)計(jì)錯(cuò)誤并減少設(shè)計(jì)迭代次數(shù)?？梢栽谧畛鯇?duì)高級(jí)的系統(tǒng)描述采用仿真和測(cè)試計(jì)劃，這樣能快速實(shí)現(xiàn)調(diào)試。經(jīng)驗(yàn)證有效后，它們會(huì)被用于模塊的混合級(jí)仿真，以減少在設(shè)計(jì)周期后期出錯(cuò)的風(fēng)險(xiǎn)。

　　3. 多模式仿真環(huán)境

　　對(duì)加入系統(tǒng)級(jí)測(cè)試基準(zhǔn)的RFIC進(jìn)行HDL建模是自上向下設(shè)計(jì)過(guò)程的開(kāi)始。這包括全部RF模塊，以及所有的模擬部分和/或數(shù)字模塊。第一步是在一個(gè)頂層測(cè)試基準(zhǔn)中對(duì)全芯片進(jìn)行行為級(jí)建模，并進(jìn)行一些系統(tǒng)測(cè)試(如EVM和BER)。這會(huì)對(duì)IC設(shè)計(jì)的模塊分割、模塊功能和理想的性能特性進(jìn)行驗(yàn)證。這種行為模型可作為混合級(jí)仿真的基礎(chǔ)，任何模塊都可以以晶體管級(jí)的形式插入進(jìn)來(lái)并在頂層環(huán)境下進(jìn)行驗(yàn)證。此外，全芯片和系統(tǒng)級(jí)的設(shè)定可作為一種回歸模板(regression template)，隨著模塊逐步成熟而不斷用于驗(yàn)證，這也為整個(gè)設(shè)計(jì)過(guò)程提供了一種不斷演進(jìn)的設(shè)計(jì)方法。借助這種方法，在設(shè)計(jì)初期能夠發(fā)現(xiàn)大量的問(wèn)題，并能夠保證充足的時(shí)間來(lái)解決這些問(wèn)題。同時(shí)，不同的模塊也能以各自的進(jìn)度并行開(kāi)發(fā)。

　　在整個(gè)仿真環(huán)境中，同一電路有不同的分析視圖，其中可能包括行為級(jí)視圖、版圖前晶體管級(jí)視圖和有關(guān)寄生效應(yīng)的多種視圖。隨著模塊的逐漸成熟，需要增加更多的晶體管級(jí)信息以測(cè)試RF/模擬接口和RF/數(shù)字接口。同時(shí)還需要使用混合信號(hào)仿真器來(lái)處理模擬、數(shù)字和RF描述，并將行為級(jí)和晶體管級(jí)抽象混合起來(lái)。為每一個(gè)模塊或子模塊選擇合適的視圖，管理運(yùn)行時(shí)間和精確度，并在二者之間進(jìn)行權(quán)衡，這可以通過(guò)仿真選項(xiàng)來(lái)實(shí)現(xiàn)，例如將晶體管導(dǎo)入快速Spice仿真器中，或?qū)⒕w管保持在全Spice模式下。這種配置對(duì)電路和接口的敏感度有很高的依賴性。由于需要重復(fù)利用這些配置，對(duì)這些配置進(jìn)行高效的管理顯得很重要。這也提供了一種非常有效的機(jī)制來(lái)建立支持ACD的持續(xù)回歸驗(yàn)證。