新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 基于VHDL的線性分組碼編譯碼器的研究設計

基于VHDL的線性分組碼編譯碼器的研究設計

作者: 時間:2010-07-23 來源:網絡 收藏

  2.2 譯碼器設計

  將生成矩陣G進行初等運算:原矩陣的第2,3,1行分別作為典型矩陣的第1,2,3行,可得典型生成矩陣:

公式

  于是,典型監(jiān)督矩陣H為:

公式

  監(jiān)督碼元與信息碼元之間的關系稱為監(jiān)督方程式(監(jiān)督關系式),監(jiān)督矩陣的每行中“1”的位置表示相應碼元之間存在的監(jiān)督關系,即下述三個監(jiān)督方程:

公式

  發(fā)送的碼字C=(C0,C1,…,Cn)。e表示傳輸中的差錯;Y表示接收的碼字。如果碼字在傳輸過程中沒有出現差錯,則有公式HYT=HeT=O;出現差錯時,則有,S=eHT。其中,S稱為伴隨子,又稱為校正子。由于S只與序列傳輸中的差錯e有關,因此在編碼的能力之內,一定的e序列必然對應一定的S組合。可以在接收機中做好對應表,然后根據序列S準確地判斷差錯位置,再根據出錯位置進行糾正,可得到正確的譯碼輸出。根據式(2)可計算接收矢量Y的伴隨子S=Y·HT。這里:

公式

  錯誤圖樣即校正子與錯碼位置的關系,因為r=3,所以有3個校正子,相應的有3個監(jiān)督關系式。將式(3)改寫為:

公式



評論


相關推薦

技術專區(qū)

關閉