首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> 編譯碼器

基于FPGA的RS(255,239)編譯碼器設計

  • RS(Reed-Solomon)編碼是一種具有較強糾錯能力的多進制BCH編碼,其既可糾正隨機錯誤,又可糾正突發(fā)錯誤。RS編譯碼器廣泛應用于通信和存儲系統(tǒng),為解決高速存儲器中數據可靠性的問題,文中提出了RS編碼的實現方法,并對編碼進行了時序仿真。仿真結果表明,該譯碼器可實現良好的糾錯功能。
  • 關鍵字: 編譯碼器  寄存器  RS  FPGA  

pcm編譯碼器電路圖

  • 脈沖編碼調制(PCM)技術與增量調制(ΔM)技術已經在數字通信系統(tǒng)中得到廣泛應用。當信道噪聲比較小時一般用PCM,否則一般用ΔM。目前速率在155MB以下的準同步數字系列(PDH)中,國際上存在A解和μ律兩種PCM編譯碼標準系列,...
  • 關鍵字: pcm  編譯碼器  

基于FPGA的卷積碼編譯碼器

  • 摘要:基于卷積碼的編譯碼原理,使用VHDL語言和FPGA芯片設計并實現了(2,1,3)卷積碼編譯碼器。其中譯碼器設計采用“截尾”的Vite-rbi譯碼算法,在支路量度計算、路徑量度和譯碼路徑的更新與存儲以及判決與
  • 關鍵字: FPGA  卷積碼  編譯碼器    

基于FPGA的卷積編譯碼器的設計與實現

  • 摘要:為了解決傳統(tǒng)的維特比譯碼器結構復雜、譯碼速度慢、消耗資源大的問題,提出一種新型的適用于FPGA特點,路徑存儲與譯碼輸出并行工作,同步存儲路徑矢量和狀態(tài)矢量的譯碼器設計方案。該設計方案通過在ISE9.2i中仿
  • 關鍵字: FPGA  卷積  編譯碼器    

基于VHDL的線性分組碼編譯碼器的研究設計

  • 在通信系統(tǒng)中,由于信道存在大量的噪聲和干擾,使得經信道傳輸后的接收碼與發(fā)送碼之間存在差異,出現誤碼。在...
  • 關鍵字: VHDL  編譯碼器  線性分組碼  

基于VHDL的線性分組碼編譯碼器設計

  • 數字信號在傳輸過程中受到干擾的影響,降低了其傳輸的可靠性,線性分組碼作為一種常用的信道編碼,在通信傳輸系統(tǒng)中應用廣泛。在對線性分組碼的編譯碼規(guī)則研究基礎上,討論了生成矩陣、監(jiān)督矩陣與錯誤圖樣集之間的關系,在Max+PlusⅡ開發(fā)環(huán)境中,用VHDL語言設計線性分組碼編譯碼器,對其各項設計功能進行了仿真和驗證。結果表明,該設計正確,其功能符合線性分組碼編譯碼器的要求。
  • 關鍵字: VHDL  線性  分組碼  編譯碼器    

基于ACE約束的S-IRA編譯碼器設計

  • 摘要:考慮到結構化非規(guī)則重復累積碼具有準循環(huán)的結構便于硬件實現,采用了結構化非規(guī)則重復累積碼進行編碼器設計。準循環(huán)矩陣的構造采用了基于ACE約束的PEG填充構造方法。結合所用碼型的特點,設計出了簡單有效的編
  • 關鍵字: S-IRA  ACE  編譯碼器    

基于BIST的編譯碼器IP核測試

  • 1 引言  隨著半導體工藝的發(fā)展,片上系統(tǒng)SOC已成為當今一種主流技術?;贗P復用的SOC設計是通過用戶自定義邏輯(UDL)和連線將IP核整合為一個系統(tǒng),提高了設計效率,加快了設計過程,縮短了產品上市時間。但是隨著設
  • 關鍵字: BIST  編譯碼器  IP核  測試    
共8條 1/1 1

編譯碼器介紹

您好,目前還沒有人創(chuàng)建詞條編譯碼器!
歡迎您創(chuàng)建該詞條,闡述對編譯碼器的理解,并與今后在此搜索編譯碼器的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473