基于FPGA IP核的線性調(diào)頻信號(hào)脈沖壓縮

近年來(lái)，隨著現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)在雷達(dá)信號(hào)處理中的廣泛應(yīng)用以及FPGA芯片技術(shù)的發(fā)展，為大家提供了一種較好解決數(shù)字脈壓的途徑。其中，利用IP核設(shè)計(jì)FPGA數(shù)字系統(tǒng)成為一種趨勢(shì)，這些知識(shí)產(chǎn)權(quán)核可以大大簡(jiǎn)化FPGA的設(shè)計(jì)，加快設(shè)計(jì)速度，縮短研發(fā)周期，而且經(jīng)過(guò)不斷的優(yōu)化，IP核具有了更好的精度和更快的運(yùn)算速度，實(shí)際的工程應(yīng)用效果很好。

　　本文以此為出發(fā)點(diǎn)，對(duì)線性調(diào)頻信號(hào)的脈沖壓縮進(jìn)行了研究，仿真，并提出了一種采用IP核設(shè)計(jì)脈沖壓縮的方法。

　　1 線性調(diào)頻信號(hào)的脈沖壓縮

　　1.1 脈沖壓縮的實(shí)現(xiàn)原理

　　脈沖壓縮可以采用“共軛濾波器對(duì)”的匹配濾波法和相關(guān)處理法。匹配濾波法對(duì)應(yīng)于頻域相乘，相關(guān)處理法對(duì)應(yīng)于時(shí)域卷積。依據(jù)傅里葉變換理論：時(shí)域卷積等效于頻域乘積。因此這兩種方法是等效的，只是一種方法在頻域?qū)崿F(xiàn)，而另一種方法在時(shí)域?qū)崿F(xiàn)?？紤]到運(yùn)算量，工程上一般采用頻域法，可以利用快速FFT算法提高計(jì)算速度，然后將雷達(dá)回波與匹配濾波系數(shù)的頻域響應(yīng)相乘，再經(jīng)過(guò)IFFT處理得到脈沖壓縮結(jié)果。匹配濾波系數(shù)只與發(fā)射信號(hào)有關(guān)，預(yù)先可知，一般預(yù)先算好。

　　1.2 線性調(diào)頻信號(hào)的脈沖壓縮

　　一般在時(shí)寬帶寬積BT>30時(shí)，可以近似認(rèn)為線性調(diào)頻信號(hào)具有矩形振幅頻譜，因此其匹配濾波器也應(yīng)該具有矩形帶通振幅特性。線性調(diào)頻信號(hào)的匹配濾波器的近似頻率特性可描述為：

　　可以看出，線性調(diào)頻的脈沖壓縮結(jié)果具有sine函數(shù)形狀。主瓣寬度為1/B，第一旁瓣電平約為-13.2 dB。如果是多目標(biāo)環(huán)境，較大的旁瓣會(huì)埋沒(méi)附近的小目標(biāo)信號(hào)，為了抑制旁瓣，可以采用加權(quán)技術(shù)。其實(shí)質(zhì)就是對(duì)信號(hào)進(jìn)行失配處理以抑制旁瓣，其副作用是使輸出信號(hào)的主瓣降低并展寬。

　　1.3 理論仿真

　　設(shè)匹配濾波器的輸入信號(hào)是線性調(diào)頻I/Q基帶信號(hào)，帶寬為40 MHz，采樣頻率為100 MHz，脈沖寬度為6μs，信號(hào)幅度為1，通過(guò)Matlab對(duì)其進(jìn)行脈沖壓縮仿真。圖1中是輸入的I/Q基帶信號(hào)波形以及脈壓后的結(jié)果。從圖中可以看到脈壓后產(chǎn)生的窄脈沖，波形具有sine函數(shù)性質(zhì)，除主瓣外，時(shí)間軸上還有延伸的一串副瓣;還可看出，經(jīng)過(guò)海明加權(quán)后，第一副瓣比主瓣下降約40 dB，但主瓣寬度也有相應(yīng)的展寬。如圖2所示。

　　2 脈沖壓縮系統(tǒng)設(shè)計(jì)

　　該系統(tǒng)的主要功能是對(duì)線性調(diào)頻I/Q基帶信號(hào)進(jìn)行高速采集，然后在FPGA中實(shí)現(xiàn)線性調(diào)頻信號(hào)的脈沖壓縮，之后通過(guò)D/A變換器輸出脈壓結(jié)果，監(jiān)測(cè)脈壓后的波形。