基于萊迪思FPGA的視頻顯示接口的實(shí)現(xiàn)

　　數(shù)字視頻接口(DVI)

　　數(shù)字視頻接口(DVI)標(biāo)準(zhǔn)由數(shù)字顯示工作組(DDWG)于1999年發(fā)布。DVI包含1個(gè)差分時(shí)鐘和3個(gè)差分源同步串行數(shù)據(jù)通道(圖4)。傳輸?shù)娘@示數(shù)據(jù)是未壓縮的數(shù)字?jǐn)?shù)據(jù)。對于每一個(gè)時(shí)鐘周期，將傳輸10位數(shù)據(jù)。正在傳輸?shù)臄?shù)據(jù)是視頻數(shù)據(jù)或是控制信息，但不包含音頻信息。DVI線纜常被用于連接到外部 LCD顯示器。DVI數(shù)據(jù)速率范圍為250Mbps到2.25Gbps。

　　DVI規(guī)范還支持雙DVI，通過將數(shù)據(jù)通道由3通道變?yōu)?通道，基本上可以使傳輸或接收的數(shù)據(jù)量增加一倍。其主要目的是連接至大顯示器(30英寸及以上)，這類顯示器也可能有更高的色彩要求(高達(dá)48位色深)。

　　萊迪思實(shí)現(xiàn)了同時(shí)支持DVI TX和RX功能的參考設(shè)計(jì)。該設(shè)計(jì)利用了LatticeECP3或LatticeECP2M FPGA系列中的CML SERDES通道，來支持更高速率的DVI傳輸。這一設(shè)計(jì)利用了SERDES中內(nèi)置的PLL來恢復(fù)源同步數(shù)據(jù)。通過以這種方式實(shí)現(xiàn)DVI接口，可以在低成本FPGA中實(shí)現(xiàn)全速1.65Gbps速率。因?yàn)樵贓CP3或ECP2M FPGA中的PLL被設(shè)計(jì)用于支持各種頻率，萊迪思DVI參考設(shè)計(jì)可自動(dòng)支持各種顯示分辨率。鑒于DVI參考設(shè)計(jì)將數(shù)據(jù)轉(zhuǎn)換為RGB，操作圖像將非常簡單。一旦轉(zhuǎn)換為RGB格式，就可以縮放和旋轉(zhuǎn)圖像，甚至可以疊加其他屏幕上的內(nèi)容到圖像上。

　　DVI應(yīng)用：擴(kuò)展器

　　有許多應(yīng)用或者由于物理空間上的困難，或者需要降低系統(tǒng)擁有成本(遠(yuǎn)程虛擬桌面)，因而難以將視頻源(例如PC)靠近顯示器。DVI規(guī)范要求的傳輸長度為5米，高品質(zhì)線纜可將其擴(kuò)展到10米，但它們不可能做到完全無損。此外，DVI線纜體積很大，這會(huì)使其在某些環(huán)境下受限。由于這些問題，DVI擴(kuò)展器已越來越受到歡迎。擴(kuò)展器通常用于PC服務(wù)器的機(jī)架安裝以及消費(fèi)類和工業(yè)數(shù)字標(biāo)牌。

　　在這個(gè)例子中(圖5)，臺式機(jī)是DVI信號源，它將DVI數(shù)據(jù)驅(qū)動(dòng)到FPGA。通過三條數(shù)據(jù)通道將數(shù)據(jù)轉(zhuǎn)換為并行的RGB信息，然后合并起來以便能夠在一根更高速率的數(shù)據(jù)線上傳送。然后，該聚合的單數(shù)據(jù)通道信號通過SERDES引腳發(fā)送到光收發(fā)器。光收發(fā)器將電信號轉(zhuǎn)換為光信號，并通過光纖發(fā)送數(shù)據(jù)。使用光纖的優(yōu)勢在于它支持臺式機(jī)和LCD顯示器之間的長距離傳輸。此外，光纖柔軟且較細(xì)，非常適合安裝。在光纖的接收端，另一個(gè)光收發(fā)器將光信號轉(zhuǎn)換成電信號，并將信號發(fā)送到FPGA上的接收SERDES。接著該單數(shù)據(jù)通道分離出RGB數(shù)據(jù)，以便能進(jìn)行串行化。三根串行數(shù)據(jù)線和時(shí)鐘信號都將被傳輸?shù)紻VI線纜，并最終發(fā)送到LCD顯示屏上。

　　雙DVI應(yīng)用：分割器

　　電視墻被廣泛地用于需要高分辨率和大屏幕顯示的應(yīng)用中，包括酒店、火車站、機(jī)場、零售商店等場所中用于廣告/營銷信息的數(shù)字標(biāo)牌。廣播、體育場館、娛樂場所等娛樂相關(guān)的應(yīng)用也使用了電視墻。其他應(yīng)用還有用于遠(yuǎn)程手術(shù)和診斷的醫(yī)療成像。