基于FPGA的速率自適應(yīng)圖像抽取算法

　　FLASH的讀寫(xiě)都基于頁(yè)進(jìn)行操作，讀出一頁(yè)的兩個(gè)VCDU中，有多種可能性，數(shù)據(jù)處理過(guò)程如圖2 所示，圖2中給出三種可能，一是前一個(gè)是需要抽取的頭數(shù)據(jù)，后一個(gè)是需要抽取的中間數(shù)據(jù);二是前一個(gè)是需要抽取的圖像數(shù)據(jù)，后一個(gè)是不需要抽取的其他 VCDU 數(shù)據(jù);三是前一個(gè)是需要抽取的尾數(shù)據(jù)，后一個(gè)是下一幅圖像的頭，但不需要抽取。

　　可見(jiàn)，在抽取回放中必須濾除一定數(shù)據(jù)，保證抽取圖像的完整性和正確性，因此在存儲(chǔ)時(shí)增加附加信息，以解決圖像完整性問(wèn)題。

　　附加信息設(shè)計(jì)為6 b，格式定義見(jiàn)表1.

　　附加信息與數(shù)據(jù)一起被存到存儲(chǔ)芯片中。在回放時(shí)，讀取附加信息，解析出高VCDU有效/無(wú)效信號(hào)和低VCDU有效/無(wú)效信號(hào)。由回放請(qǐng)求模塊進(jìn)行數(shù)據(jù)濾除，保證僅回放有效數(shù)據(jù)，并且為完整圖像。

　　附加信息與有效標(biāo)志映射關(guān)系見(jiàn)表2.對(duì)輸入數(shù)據(jù)的各種情況，按照表2中映射關(guān)系解析出有效/無(wú)效信號(hào)。

　　數(shù)據(jù)過(guò)濾模塊設(shè)置緩存，根據(jù)高低VCDU有效標(biāo)示控制緩存地址，為1進(jìn)行讀取，為0跳過(guò)無(wú)效的VCDU數(shù)據(jù)，實(shí)現(xiàn)數(shù)據(jù)的濾除。

　　1.2 實(shí)時(shí)性設(shè)計(jì)

　　方法中必須獲取到幀頭VCDU 信息和幀尾VCDU信息才會(huì)更新圖像數(shù)據(jù)幀地址寄存器，即在收到一整幅圖像之后才能進(jìn)行回放。

　　抽取的延時(shí)計(jì)算一幅圖像第一比特輸出和輸入時(shí)間之差，最壞情況時(shí)第N 幅圖像已經(jīng)寫(xiě)入，第N + 1 幅圖像尾部沒(méi)有寫(xiě)完，即在第N 幅圖像頭寫(xiě)入后兩幅圖像時(shí)間才開(kāi)始回放。抽取過(guò)程中延遲時(shí)間=兩幅圖像時(shí)間+數(shù)據(jù)回放時(shí)間。工程中，圖像生成速率為10幅/s，一幅圖像的生成時(shí)間按 100 ms計(jì)算。

　　回放數(shù)據(jù)的時(shí)間為數(shù)據(jù)從FLASH芯片中讀出時(shí)間和數(shù)據(jù)緩存時(shí)間，每頁(yè)2 KB，讀取時(shí)間約320 μs;其余處理路徑上的寄存時(shí)間《10 μs.因此，抽取過(guò)程中延遲時(shí)間約為200.33 ms ，完全可以滿(mǎn)足圖像的回放觀(guān)看需要。