新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 高頻鎖相環(huán)的可測(cè)性設(shè)計(jì)

高頻鎖相環(huán)的可測(cè)性設(shè)計(jì)

作者: 時(shí)間:2012-02-23 來(lái)源:網(wǎng)絡(luò) 收藏
0px">  本文將基于IEEE1149.1標(biāo)準(zhǔn)的邊界掃描技術(shù)應(yīng)用于模擬電路設(shè)計(jì)中,對(duì)一款提出了測(cè)試方案,并給出了相應(yīng)的測(cè)試電路。并對(duì)采用該方案進(jìn)行測(cè)試的高速在增加測(cè)試電路前后電路的仿真結(jié)果進(jìn)行了比較。結(jié)果表明,本文所提出的測(cè)試方案對(duì)本身的功能影響很小。

  參考文獻(xiàn)

  1]Prashant Goteti,Giri Devarayanadurg, Mani Soma? DFT for Em bedded Chargepump Systems Incorporating[J]. IEEE1149.1IEEE,1997, C ustom Integrated Circuits Conference, 1997:210-213

  2]IEEE S

td. 1149.1. A Standard Test Access Port and Boundar y Scan Architecture[J].IEEE,1993

  3]Michael L Bushnell, Vishwani?Agrawal Essenentials of E lectronic Testing for Digital, Memory and Mixedsignal VLSI Circuits[M].Kluwr Aca demic Publishers, 2000

  4]于宗光.IEEE 1149.1標(biāo)準(zhǔn)與邊界掃描技術(shù)[J].電子與封裝,200 3,3(5):40-47.

  5]成立,王振宇,高平,等.VLSI電路設(shè)計(jì)技術(shù)及其應(yīng)用綜述[J].半導(dǎo)體技術(shù),2004,29(5):2024.

分頻器相關(guān)文章:分頻器原理
電荷放大器相關(guān)文章:電荷放大器原理
鑒相器相關(guān)文章:鑒相器原理
鎖相環(huán)相關(guān)文章:鎖相環(huán)原理
鎖相放大器相關(guān)文章:鎖相放大器原理

上一頁(yè) 1 2 3 4 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉