新聞中心

EEPW首頁 > 模擬技術 > 設計應用 > 高頻鎖相環(huán)的可測性設計

高頻鎖相環(huán)的可測性設計

作者: 時間:2012-02-23 來源:網絡 收藏
COLOR: rgb(0,0,0); TEXT-INDENT: 2em; PADDING-TOP: 0px; WHITE-SPACE: normal; LETTER-SPACING: normal; BACKGROUND-COLOR: rgb(255,255,255); orphans: 2; widows: 2; -webkit-text-size-adjust: auto; -webkit-text-stroke-width: 0px">  按照邊界掃描測試方案設計的測試電路如圖2所示。針對差分結構,在電路中相應地 采用了2個邊界掃描單元。邊界掃描單元用于檢測VCO的延遲,根據(jù)該延遲可推算VCO的振蕩頻率。利用VCO的2個控制信號Vctl和Vctl_n可以完成輸出頻率范圍和鎖定時間的測試。

  在壓控振蕩器的控制信號處設置開關,開關閉合時,處于正常工作模式;開關打開時 ,處于測試模式。在測試模式時,Vctl和Vctl_n是輸入信號,控制VCO的振蕩頻率,同時利用邊界掃描單元測量振蕩頻率,調整輸入控制電壓的大小,就能測量VCO的振蕩頻率范圍。正常工作模式時,Vctl和Vctl_n是輸出信號,其電壓值就是電路正常工作時VCO的控制電壓,測量該信號就能推算實際的輸出頻率大小和范圍。

  鎖定時間的測試必須要求電路完成鎖定過程才能測量,因而相對較慢。在電路正常工作時, VCO的控制信號Vctl和Vctl_n是輸出信號,觀察該信號是否穩(wěn)定就能判斷環(huán)路是否達到鎖定狀態(tài)。測量控制信號從不穩(wěn)定到穩(wěn)定的時間差就是的鎖定時間。

  3.2 邊界掃描電路

  邊界掃描單元電路如圖3所示。Vvco是VCO的輸出信號,Vvco_intest是邊界掃描的測試矢量輸入,test_vco是VCO的測試模式選擇信號,shift_DR,clk_DR,update_DR都是邊界掃描單元要求的時鐘或控制信號。這些信號與集成電路中的邊界掃描控制信號配合使用即可。相應另一個邊界掃描單元的信號也與此類似,只是VCO的輸入輸出取相反信號。

  測試電路圖

邊界掃描單元電路圖

  
  鎖相環(huán)正常工作時,邊界掃描只相當于一條連線;在測試模式時,VCO的振蕩環(huán)路被打開, 測試信號從邊界掃描電路輸入,經過VCO后再從輸出端輸出,檢測這些信號在VCO內部的延遲 Tdelay,就能推算出VCO的振蕩頻率。該延遲是VCO控制電壓的函數(shù),掃描控制電壓的值就可得到VCO的工作頻率和振蕩范圍。

  邊界掃描單元的工作用IEEE1149.1標準中的Intest指令來完成。Intest指令借助于一個測試矢量來進行內部掃描測試。一旦該指令被裝載到指令寄存器,測試矢量信號(VCO的輸入信號Vvco_intest 和Vvco_intest_n)就被存儲于邊界掃描單元中的掃描寄存器,經過各級延遲在VCO輸出端輸出[2]。
  
增加測試電路前后仿真波形圖
  4 仿真結果

  理想的測試電路既可以有效地測試電路性能又不影響電路的正常工作。鎖相環(huán)作為時鐘發(fā) 生器,需要給大規(guī)模電路提供穩(wěn)定的時鐘信號,因此影響鎖相環(huán)性能的測試方案是不可取的。

  為了檢測本文所述的邊界掃描測試方案的有效性,對增加測試電路前后的鎖相環(huán)電路網表分別進行了Hspice仿真,如圖4所示的波形是增加測試電路前后鎖定時鎖相環(huán)的輸出波形圖。

由圖4看到,對1 GHz的輸出,增加測試電路后信號周期沒有明顯變化,經測量兩者最大相位差為25 ps。由測試電路仿真結果可以看出,該測試方案對原鎖相環(huán)的功能特性影響不大,是有效可行的。

  5 結語

分頻器相關文章:分頻器原理
電荷放大器相關文章:電荷放大器原理
鑒相器相關文章:鑒相器原理
鎖相環(huán)相關文章:鎖相環(huán)原理
鎖相放大器相關文章:鎖相放大器原理


關鍵詞: 高頻 鎖相環(huán) 可測性

評論


相關推薦

技術專區(qū)

關閉