MAX1437B 8路、12位模數(shù)轉(zhuǎn)換器(ADC)

MAX1437B為8路、12位模/數(shù)轉(zhuǎn)換器(ADC)，具有全差分輸入，流水線架構，可對全差分信號進行數(shù)字誤差校準。該ADC設計用于低功耗、高動態(tài)性能的醫(yī)學成像設備和數(shù)字通信產(chǎn)品。MAX1437B采用1.8V單電源供電，功耗僅為768mW (每通道96mW)。輸入頻率5.3MHz時，信噪比(SNR)可達70.2dB (典型值)。除了自身的低功耗特性外，MAX1437B還在空閑周期提供關斷模式。

　　內(nèi)部1.24V高精度帶隙基準用于設置ADC的滿量程輸入范圍，靈活的基準架構允許使用外部基準，以滿足更高精度或不同差分輸入電壓范圍的要求。該基準架構專門針對低噪聲特性進行優(yōu)化。

　　單端時鐘用于控制轉(zhuǎn)換過程。內(nèi)部占空比均衡器可在較大范圍內(nèi)補償時鐘占空比的變化。片內(nèi)PLL生成高速串行低電壓差分信號(LVDS)時鐘。

　　MAX1437B具有自對齊數(shù)據(jù)、時鐘以及幀對齊信號串行LVDS輸出。輸出數(shù)據(jù)以二進制補碼格式表示。

　　MAX1437B采樣率高達50Msps。該器件提供帶裸焊盤的小尺寸10mm x 10mm x 0.8mm、68引腳薄型QFN封裝，工作于擴展工業(yè)級溫度范圍(-40°C至+85°C)。

　　關鍵特性

　　優(yōu)異的動態(tài)性能

　　5.3MHz時具有70.2dB SNR

　　5.3MHz時具有98dBc SFDR

　　5.3MHz時具有82dB通道隔離度

　　超低功耗

　　每通道96mW (正常工作)

　　串行LVDS輸出

　　可通過引腳選擇LVDS/SLVS (可調(diào)整低壓信號)模式

　　LVDS輸出支持最長30英寸的FR-4背板連接

　　針對數(shù)字信號完整性的測試模式

　　全差分模擬輸入

　　較寬的差分輸入電壓范圍(1.4VP-P)

　　片內(nèi)1.24V精密帶隙基準

　　時鐘占空比均衡器