新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 基于FPGA的FIR數(shù)字濾波器設(shè)計(jì)方案(一)

基于FPGA的FIR數(shù)字濾波器設(shè)計(jì)方案(一)

作者: 時(shí)間:2013-11-04 來源:網(wǎng)絡(luò) 收藏
NT: 0px; MARGIN: 0px 0px 20px; PADDING-LEFT: 0px; PADDING-RIGHT: 0px; FONT: 14px/25px 宋體, arial; WHITE-SPACE: normal; ORPHANS: 2; LETTER-SPACING: normal; COLOR: rgb(0,0,0); WORD-SPACING: 0px; PADDING-TOP: 0px; -webkit-text-size-adjust: auto; -webkit-text-stroke-width: 0px">  3 的詳細(xì)設(shè)計(jì)

  3.1 模塊設(shè)計(jì)與系統(tǒng)級仿真

  根據(jù)的原理,在Simulink環(huán)境下搭建16階的FIR數(shù)字濾波器結(jié)構(gòu),如圖3所示。

  在模型的搭建過程中,使用了兩個(gè)8位的Shift Taps移位寄存器模塊對輸入信號進(jìn)行分解,然后根據(jù)數(shù)字濾波器的原理進(jìn)行算法計(jì)算。

  基于FPGA的FIR數(shù)字濾波器設(shè)計(jì)方案(一)


上一頁 1 2 下一頁

關(guān)鍵詞: FPGA FIR 數(shù)字濾波器

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉