0px; PADDING-RIGHT: 0px; FONT: 14px/25px 宋體, arial; WHITE-SPACE: normal; ORPHANS: 2; LETTER-SPACING: normal; COLOR: rgb(0,0,0); WORD-SPACING: 0px; PADDING-TOP: 0px; -webkit-text-size-adjust: auto; -webkit-text-stroke-width: 0px"> 激光多普勒測(cè)振計(jì)信號(hào)采集與處理系統(tǒng)采用MentorGraphics公司Modelsim軟件進(jìn)行仿真驗(yàn)證。數(shù)據(jù)通信模塊仿真波形如圖5所示。其中，first發(fā)生跳變會(huì)引起數(shù)據(jù)發(fā)送使能信號(hào)的翻轉(zhuǎn)，從而給UART傳輸系統(tǒng)中數(shù)據(jù)發(fā)送模塊一個(gè)使能信號(hào)。clk16x_rx，clk16x_tx是由波特率發(fā)送器產(chǎn)生的16倍于系統(tǒng)時(shí)鐘的信號(hào)，分別作用于數(shù)據(jù)接收模塊和數(shù)據(jù)發(fā)送模塊。按照時(shí)間順序由低字節(jié)到高字節(jié)發(fā)送一幀數(shù)據(jù)0，1，0，0，1，1，1，0，1，1，當(dāng)數(shù)據(jù)發(fā)送使能信號(hào)低電平有效時(shí)，被采樣的數(shù)據(jù)經(jīng)由數(shù)據(jù)發(fā)送模塊發(fā)送出來。由此證明數(shù)據(jù)通信模塊能夠正常工作。 
系統(tǒng)仿真波形如圖6 所示。dina，dinb 是由計(jì)算機(jī)隨機(jī)產(chǎn)生的兩路多普勒正交信號(hào)，經(jīng)過ADS1174 模數(shù)轉(zhuǎn)換輸出給FPGA，經(jīng)過信號(hào)處理模塊、雙口RAM 模塊以及DA控制模塊，從dout口輸出給DAC8551芯片進(jìn)行數(shù)模轉(zhuǎn)換。
4 結(jié)語
本文主要提出了一種基于FPGA的多普勒測(cè)振計(jì)信號(hào)采集與實(shí)時(shí)處理的信號(hào)采集系統(tǒng)的設(shè)計(jì)方案，采集系統(tǒng)采樣精度為16 b，每路采樣速率為50 KSPS，兩路信號(hào)經(jīng)過FPGA 處理后解調(diào)出多普勒頻移信息，處理后的數(shù)據(jù)存儲(chǔ)在雙口RAM 中，通過RS 232接口快速傳輸至上位機(jī)或者數(shù)模轉(zhuǎn)換成模擬信號(hào)輸出。測(cè)試表明該設(shè)計(jì)方案能夠保證設(shè)計(jì)要求的采樣速度和精度，對(duì)于信號(hào)的實(shí)時(shí)解調(diào)和處理具有實(shí)際應(yīng)用價(jià)值。
加入技術(shù)交流群
評(píng)論