一種16位高速數(shù)模轉(zhuǎn)換器（DAC）的設(shè)計(jì)與實(shí)現(xiàn)

　　引言

　　隨著微電子技術(shù)的快速發(fā)展，數(shù)模轉(zhuǎn)換器(DAC)作為連接數(shù)字世界和模擬信號(hào)之間的橋梁正發(fā)揮著越來(lái)越重要的作用，而且現(xiàn)代計(jì)算機(jī)、無(wú)線通訊等信息產(chǎn)業(yè)的不斷進(jìn)步，對(duì)DAC的速度、精度等性能指標(biāo)也不斷提出更高的要求。

　　為滿足現(xiàn)代航天高科技產(chǎn)業(yè)對(duì)高速高精度DAC芯片的需求，本文基于Mixed-Signal(混合信號(hào))CMOS工藝技術(shù)，設(shè)計(jì)了一個(gè)采用分段式電流舵結(jié)構(gòu)的16位400MSPS的D/A轉(zhuǎn)換器，論文第二節(jié)在理論分析和電路設(shè)計(jì)基礎(chǔ)上確定了該DAC的系統(tǒng)結(jié)構(gòu)及工作原理，第三節(jié)給出了電路中采用的自校準(zhǔn)技術(shù)及其設(shè)計(jì)實(shí)現(xiàn)，流片后電路的實(shí)測(cè)結(jié)果在第四節(jié)予以說(shuō)明，最后給出論文研究工作的簡(jiǎn)要總結(jié)。

　　16位400M DAC的系統(tǒng)構(gòu)架

　　在目前常用的DAC結(jié)構(gòu)中普遍采用的是電流輸出型DAC，這是因?yàn)殡娏鬏敵鲇兄俣瓤?、電源利用率高、?yīng)用廣泛、輸出范圍寬等特點(diǎn)，使得該結(jié)構(gòu)的DAC適合于高速高精度的設(shè)計(jì)要求。

　　要實(shí)現(xiàn)高速高分辨率的DAC，通常采用分段電流舵的結(jié)構(gòu)，即溫度計(jì)碼和二進(jìn)制碼相結(jié)合的控制結(jié)構(gòu)。溫度計(jì)碼具有優(yōu)良的單調(diào)性但其復(fù)雜度、面積和功耗會(huì)隨著位數(shù)的增加而急劇增大，二進(jìn)制碼具有結(jié)構(gòu)簡(jiǎn)單的特點(diǎn)但會(huì)影響DAC單調(diào)性和動(dòng)態(tài)性能，所以需要在面積、功耗、復(fù)雜度和性能之間進(jìn)行折衷。本論文所采用的分段電流舵DAC電路結(jié)構(gòu)^[1]也是基于面積^[2]和電流源開(kāi)關(guān)布線復(fù)雜性與電路性能之間的考慮，我們首先利用MATLAB仿真工具仔細(xì)研究了溫度計(jì)碼和二進(jìn)制碼對(duì)整個(gè)電路系統(tǒng)性能的影響，并確定了整個(gè)DAC轉(zhuǎn)換器的分段比例，即在本論文所設(shè)計(jì)的DAC電路中采用了“7+4+5”的分段結(jié)構(gòu)，其中高7位和中間4位分別采用單位電流源結(jié)構(gòu)，而低5位則采用二進(jìn)制加權(quán)電流源結(jié)構(gòu)。

　　圖1所示為基于上述分段電流舵而設(shè)計(jì)的16位400M DAC的系統(tǒng)構(gòu)架框圖。該電路主要由LVDS模塊、行譯碼與列譯碼模塊、帶隙基準(zhǔn)源模塊、校準(zhǔn)模塊、偏置電路、時(shí)鐘分配驅(qū)動(dòng)模塊以及模擬開(kāi)關(guān)與電流源陣列等部分組成。

　　在圖1中，Bit15~Bit0首先通過(guò)LVDS接收器^[3]轉(zhuǎn)化成標(biāo)準(zhǔn)的CMOS信號(hào)，然后將其中的高7位二進(jìn)制信號(hào)Bit15-Bit9通過(guò)譯碼器生成127路溫度計(jì)碼信號(hào)經(jīng)控制線去控制電流源;中間4位二進(jìn)制信號(hào)Bit8-Bit5則通過(guò)譯碼器生成15路溫度計(jì)碼信號(hào)去控制相應(yīng)電流源陣列;低5位二進(jìn)制信號(hào)Bit4~Bit0則直接通過(guò)同步鎖存邏輯(DFF)去控制5個(gè)二進(jìn)制電流源。

　　帶隙基準(zhǔn)源模塊為整個(gè)電路系統(tǒng)提供了一個(gè)幾乎與環(huán)境溫度和電源電壓無(wú)關(guān)的精準(zhǔn)電壓源。為了更好地與外部數(shù)據(jù)進(jìn)行同步且確保轉(zhuǎn)換器具有16bit的精度，電路設(shè)計(jì)中還采用了電流校準(zhǔn)模塊，利用電流校準(zhǔn)模塊對(duì)高7位二進(jìn)制信號(hào)Bit15-Bit9所控制的127個(gè)單位電流源進(jìn)行必要的校準(zhǔn)以確保其輸出電流的準(zhǔn)確性。

　　如圖1所示，電路輸出電流的總量是由兩部分相加而成，即單位電流源和五個(gè)二進(jìn)制加權(quán)電流相加組成。若最低位電流源的輸出電流為I_LSB，則第二、三、四、五位的輸出電流依次為：2I_LSB、4I_LSB、8I_LSB、16I_LSB，即每高一位的電流源輸出電流分別為低一位的2倍，因此整個(gè)DAC低五位的總電流輸出為31I_LSB，而高7位所控制的127個(gè)電流源中的每個(gè)電流源的輸出電流由下式給出：

　　I_unit=512I_LSB?????? (1)

　　由此可得到該DAC能夠輸出的總電流為：

　　I_total=I_LSB+2I_LSB+4I_LSB+8I_LSB+16I_LSB+32I_LSB+???+127×512I_LSB=65535 I_LSB???? (2)

　　在圖1中，I_outA和I_outB分別為DAC的兩個(gè)互補(bǔ)電流輸出端，當(dāng)輸入的16位數(shù)字碼全為0時(shí)，I_outA輸出為0，而互補(bǔ)端I_outB輸出為滿量程電流I_total，當(dāng)16位輸入數(shù)字碼全為1時(shí)，I_outA為滿量程輸出，而互補(bǔ)端I_outB輸出為0，通過(guò)公式(3)和(4)我們可以求出不同輸入數(shù)字碼時(shí)所對(duì)應(yīng)的模擬電流輸出值。

　　I_outA=(DAC INPUT CODE/65536)×I_total?????? (3)
　　I_outB=(65535-DAC INPUT CODE/65536)×I_total?????? (4)

　　在上式中，DAC INPUT CODE=0~65535。I_LSB和I_unit的大小通常由基準(zhǔn)電壓源和電流輸出管的尺寸來(lái)共同決定。如果把DAC的電流輸出端接電阻負(fù)載，那么可以直接將電流轉(zhuǎn)換成電壓輸出，由式(5)和(6)可以得到互補(bǔ)端的電壓輸出值。

　　V_OUTA=I_outA×R_LOAD (5)
　　V_OUTB=I_outB×R_LOAD (6)

　　最后總的差分輸出電壓為：

　　V_DIFF=(I_outA-I_outB)×R_LOAD (7)

　　由式(7)可以看出，采用差分電流輸出時(shí)，當(dāng)把差分變單端應(yīng)用時(shí)，可使輸出信號(hào)的幅度增加一倍，同時(shí)差分輸出可提高DAC轉(zhuǎn)換速度和動(dòng)態(tài)特性。

　　校準(zhǔn)電路設(shè)計(jì)

　　長(zhǎng)期以來(lái)，由于CMOS工藝中存在匹配誤差，完全依靠工藝本征匹配實(shí)現(xiàn)電流型CMOS DAC將很難超過(guò)10位精度，同時(shí)DAC的動(dòng)態(tài)特性也會(huì)隨著時(shí)鐘頻率和信號(hào)頻率的增加而變差^[4][5]。