"合見工軟"助力"開芯院"RISC-V開發(fā)再升級(jí)

2025年4月9日——中國數(shù)字EDA龍頭企業(yè)上海合見工業(yè)軟件集團(tuán)有限公司（簡稱“合見工軟”）與北京開源芯片研究院（簡稱"開芯院"）宣布雙方就“香山”高性能開源RISC-V處理器項(xiàng)目深化技術(shù)合作的又一重要成果，依托合見工軟自主研發(fā)的全場景驗(yàn)證硬件系統(tǒng)UniVista Unified Verification Hardware System（UVHS），雙方成功實(shí)現(xiàn)“香山”第三代昆明湖架構(gòu)RISC-V處理器在16核大系統(tǒng)的軟硬件協(xié)同實(shí)測驗(yàn)證。此次技術(shù)突破顯著提升了處理器的開發(fā)驗(yàn)證效率，為后續(xù)產(chǎn)品迭代創(chuàng)新提速奠定重要基礎(chǔ)。

關(guān)鍵技術(shù)突破：16核系統(tǒng)實(shí)測性能超10MHz

繼雙方2024年"香山"第二代南湖架構(gòu)驗(yàn)證項(xiàng)目后的技術(shù)成果發(fā)布之后，本次合作成果的發(fā)布標(biāo)志著雙方攜手探索大型處理器驗(yàn)證技術(shù)突破的再次升級(jí)。在本項(xiàng)目中，開芯院基于第三代昆明湖架構(gòu)構(gòu)建的16核RISC-V處理器系統(tǒng)（含總線及存儲(chǔ)子系統(tǒng)），通過合見工軟5臺(tái)UVHS硬件平臺(tái)組成大規(guī)模級(jí)聯(lián)原型平臺(tái)。借助合見UVHS Compiler的智能分割技術(shù)，該設(shè)計(jì)被高效部署至20片AMD VU19P FPGA陣列，實(shí)測運(yùn)行頻率達(dá)10.2MHz，并充分證明了以下核心優(yōu)勢：

·       資源優(yōu)化能力：集成自研UVSyn綜合工具，相較傳統(tǒng)第三方綜合器減少了12%的FPGA資源；

·       編譯效率躍升：全流程編譯周期壓縮至21小時(shí)；

·       跨平臺(tái)兼容性：通過自動(dòng)化的時(shí)鐘重構(gòu)、存儲(chǔ)模型優(yōu)化等技術(shù)，設(shè)計(jì)遷移周期從月級(jí)縮短至周級(jí)。

·       多核協(xié)同驗(yàn)證：開發(fā)支持16核/8核/4核多版本兼容的boardfile系統(tǒng)，構(gòu)建跨版本驗(yàn)證矩陣

·       動(dòng)態(tài)加載技術(shù)：DDR4后門寫入方案，大幅提升內(nèi)核加載速度

“RISC-V的創(chuàng)新發(fā)展對(duì)CPU國產(chǎn)化有重要戰(zhàn)略意義，開芯院香山處理器是RISC-V性能的重要標(biāo)桿，第三代昆明湖架構(gòu)對(duì)標(biāo)Arm Neoverse N2內(nèi)核，相較南湖架構(gòu)顯著提升了面向高性能計(jì)算與AI場景的復(fù)雜度。其增強(qiáng)的并行處理能力、多核協(xié)同效率及多級(jí)緩存一致性協(xié)議，對(duì)驗(yàn)證平臺(tái)提出了近乎嚴(yán)苛的要求。”開芯院副院長唐丹博士指出，“UVHS大規(guī)模級(jí)聯(lián)原型平臺(tái)通過自動(dòng)分割技術(shù)重構(gòu)了開發(fā)范式。過去受限于傳統(tǒng)原型驗(yàn)證平臺(tái)可支持的規(guī)模，我們不得不裁剪多核設(shè)計(jì)，導(dǎo)致系統(tǒng)級(jí)驗(yàn)證覆蓋率與軟硬件協(xié)同效率受限。如今借助20片F(xiàn)PGA級(jí)聯(lián)方案，首次實(shí)現(xiàn)了昆明湖16核系統(tǒng)的全場景驗(yàn)證——完整保留緩存一致性協(xié)議與總線拓?fù)?，在超過10MHz高性能下同步驗(yàn)證Linux調(diào)度優(yōu)化、多核負(fù)載均衡等復(fù)雜場景，測試深度和廣度都有很大的提升?！?/p>

生態(tài)共建展望：云驗(yàn)證平臺(tái)賦能行業(yè)未來

對(duì)于未來規(guī)劃，唐丹博士強(qiáng)調(diào)：“后續(xù)溫榆河片上網(wǎng)絡(luò)與昆明湖架構(gòu)的深度融合，將推動(dòng)更大規(guī)模的32核至百核級(jí)眾核系統(tǒng)的驗(yàn)證突破。我們將與合見工軟合作探索兩大生態(tài)基石的可能性：一是開源EDA工具鏈與開放的敏捷流程，系統(tǒng)性降低RISC-V企業(yè)驗(yàn)證成本；二是基于大型硬件加速器平臺(tái)的開源芯片設(shè)計(jì)棧的云端部署能力。這將推動(dòng)國產(chǎn)RISC-V生態(tài)跨越傳統(tǒng)工具鏈壁壘，加速從技術(shù)‘可用性’向產(chǎn)業(yè)‘易用性’的躍遷?！?/p>

合見工軟副總裁吳曉忠指出：“我們非常欣喜的看到UVHS大規(guī)模級(jí)聯(lián)原型平臺(tái)能夠幫助開芯院實(shí)現(xiàn)多核驗(yàn)證上的突破，此次合作也進(jìn)一步印證了UVHS平臺(tái)在超大規(guī)模HPC類芯片系統(tǒng)驗(yàn)證領(lǐng)域的領(lǐng)先性。未來，合見工軟也將與開芯院合作探索構(gòu)建包括硬件仿真流程在內(nèi)的超大規(guī)模眾核芯片系統(tǒng)的全周期驗(yàn)證解決方案。期待通過技術(shù)協(xié)同創(chuàng)新，與香山一起共同為RISC-V生態(tài)系統(tǒng)貢獻(xiàn)生產(chǎn)力工具加速RISC-V生態(tài)的產(chǎn)業(yè)化進(jìn)程?！?/p>

關(guān)于合見工軟

上海合見工業(yè)軟件集團(tuán)有限公司（簡稱“合見工軟”）作為自主創(chuàng)新的高性能工業(yè)軟件及解決方案提供商，以EDA（電子設(shè)計(jì)自動(dòng)化，Electronic Design Automation）領(lǐng)域?yàn)槭紫韧黄品较?，致力于幫助半?dǎo)體芯片企業(yè)解決在創(chuàng)新與發(fā)展過程中所面臨的嚴(yán)峻挑戰(zhàn)和關(guān)鍵問題，并成為他們值得信賴的合作伙伴。

關(guān)于北京開源芯片研究院

近年來，RISC-V快速發(fā)展，已經(jīng)成為當(dāng)前國際科技競爭的焦點(diǎn)。為提升我國集成電路設(shè)計(jì)水平，建設(shè)與國際開源社區(qū)對(duì)接的技術(shù)平臺(tái)，北京市和中科院高度重視 RISC-V 發(fā)展，組織國內(nèi)一批行業(yè)龍頭企業(yè)和頂尖科研單位于 2021年12月6日發(fā)起成立北京開源芯片研究院。研究院以開源開放凝聚產(chǎn)業(yè)發(fā)展共識(shí)，以協(xié)同創(chuàng)新激發(fā)應(yīng)用牽引潛力，著力推進(jìn) RISC-V 創(chuàng)新鏈和產(chǎn)業(yè)鏈的加速融合，加速科技創(chuàng)新成果產(chǎn)業(yè)化落地，加快打造全球領(lǐng)先的 RISC-V 產(chǎn)業(yè)生態(tài)。