Arm的Cortex-R內(nèi)核加強了對汽車級芯片控制

并非每個計算機系統(tǒng)都可以在引擎蓋下切割它。

如今，數(shù)十個電子控制單元 （ECU） 可以分布在現(xiàn)代車輛周圍。每個單元通常只需要足夠的計算能力來完成從車身控制到動力總成等領域的單個任務。在許多情況下，這些計算機模塊必須能夠不間斷地運行安全關鍵作。這意味著要利用緊湊、實時的汽車級微控制器 （MCU）。

Arm 的 Cortex-R 系列實時 CPU 內(nèi)核采用與物聯(lián)網(wǎng)設備到高端智能手機相同的節(jié)能架構，正在成為現(xiàn)代汽車的主要構建模塊之一。

許多最大的 Arm Cortex-M MCU 供應商也提供各種基于實時 Cortex-R 內(nèi)核的芯片，包括 Infineon、Microchip Technology、NXP Semiconductors、Renesas Electronics、Silicon Labs、STMicroelectronics 和 Texas Instruments。然而，近年來，這些公司一直在使用基于 Arm 的 Cortex-R5 及其對應產(chǎn)品 Cortex-R5F 的安全關鍵型 MCU 來提高他們的實時性能。

一些公司還提供芯片的多核變體，包括四核 Arm Cortex-R5F MCU。它們內(nèi)部的實時 CPU 內(nèi)核為引擎蓋下的計算任務提供了足夠高的性能，當然，還有在汽車應用中至關重要的實時行為。它的實時計算能力也是功能安全的一大優(yōu)勢。

Cortex-R5 基于 R4 的基本功能構建。它們包括增強的錯誤管理、擴展的功能安全和 SoC 集成功能，旨在為高度嵌入式實時和安全關鍵型汽車系統(tǒng)奠定良好的基礎。

據(jù) Arm 稱，通過具有高度靈活的第二個內(nèi)核來實現(xiàn)安全性，該內(nèi)核可用于冗余或提高性能。Arm 表示，Cortex-R5 還從其更好的總線保護和糾錯碼 （ECC） 中脫穎而出。

Cortex-R5：Arm 實時 CPU 架構內(nèi)部

Cortex-R5 基于所謂的“哈佛”內(nèi)存架構，這意味著它具有用于指令和數(shù)據(jù)的獨立存儲和信號路徑（見圖）。實時 CPU 內(nèi)核增加了可選的集成指令和數(shù)據(jù)緩存控制器，同時其內(nèi)部的緩存內(nèi)存量非常靈活。這些緩存可以配置為 4 到 64 kB 之間，而回寫和直寫都是緩存行的選項。

圖 Harvard 架構是許多 MCU 的核心功能，包括 Arm 的 Cortex-R5F MCU

CPU 內(nèi)核核心的指令集是 Thumb-2。它將 32 位指令折疊到 16 位 Thumb 架構中，并支持數(shù)字信號處理。Cortex-R5 基于八級流水線微架構，具有指令預取、分支預測和選定的雙發(fā)射執(zhí)行。并行執(zhí)行路徑也是運行 MAC、shift-ALU、load-store、divide 和浮點 （FP）作的軟件包的一部分。

Cortex-R5 最多包含一對緊密耦合的存儲器 （TCM）。TCM 是直接連接到處理器內(nèi)核的專用、低延遲片上內(nèi)存區(qū)域，與標準外部 RAM 相比，可提供更快的訪問速度，通常用于關鍵代碼部分，例如中斷處理程序和/或確定性時序至關重要的實時工作負載。A 和 B TCM 可用于代碼和數(shù)據(jù)的任意組合，并且可以配置高達 8 MB。TCM B 還預置了兩個物理端口，即 B0 和 B1。這提供了傳入的直接內(nèi)存訪問 （DMA） 數(shù)據(jù)流的交錯。

高度確定性或低延遲的工作負載可以在中斷服務例程的指令代碼和需要密集處理的數(shù)據(jù)等情況下利用可選的 TCM 接口，否則這些數(shù)據(jù)可能無法很好地響應緩存。

Cortex-R5 CPU 的其他可選構建塊

Cortex-R5 包括一個可選的 MPU，可設置為使用 12 個或 16 個區(qū)域。反過來，這些區(qū)域（可以重疊）的分辨率低至 32 字節(jié)。編號最高的區(qū)域被授予最高優(yōu)先級。