干貨收藏：電路模塊設(shè)計合集

一.電源部分

1. 5V轉(zhuǎn)3.3V電路

常用IC: AMS1117 ；LD1086D2M33；HT78XX

2. 3.7V(電池)轉(zhuǎn)3.3V電路

常用IC(LDO): TC1185;

3.7V升壓到5V

3. 系統(tǒng)上電控制電路

注： 電容并聯(lián)濾波，去耦，一般并聯(lián)值的關(guān)系為10倍；為了安全，常會串聯(lián)一個保險管之類。

4. 輸入側(cè)電源的濾波

對于單板的電源輸入側(cè)， 出于上電特性及熱插拔的需要， 需要加π型濾波電路。

其中， C1 為輸入側(cè)的輸入電容， L 為輸入電感， C2 為π型濾波電路的輸出側(cè)電容； C1 的主要目的是為了限制上電瞬間的電壓上升率，并濾除輸入側(cè)電路由電源引入的紋波，因此， C1 一般是由直流電容及交流電容組成的并聯(lián)電容組，其中直流電容的主要作用是去除電容中的紋波，而交流電容的主要作用是為了去耦。

從參數(shù)及器件選擇上，輸入側(cè)一般選取鉭電容，去耦電容的值為0.01uf ~1uf 之間，針式或貼片均可，但從生產(chǎn)工藝的角度，則以選取貼片為佳，推薦的參數(shù)為直流電容 10uf，交流電容 0.1uf。

電感的作用為抑制電流變化率，電感越大，抑制效果越好，但同時電感太大時的上電特性不好，上電及下電時，電感兩端會產(chǎn)生反電勢，這樣會對后面的負載產(chǎn)生影響，故參數(shù)不宜過大，因而推薦的參數(shù)為 10uH。

輸出側(cè)的電容不僅要完成去耦及濾紋波的作用，而且還須維持濾波后電平不受電感反電勢的影響， 兼顧考慮板內(nèi)負載大小及板內(nèi)其他去耦電容的數(shù)量， 推薦參數(shù)為直流電容 10uf，交流電容 0.01~1uf。

5. MOS開關(guān)上電控制電路

通過MCU的 IO 控制NMOS的開關(guān)，實現(xiàn)系統(tǒng)的上電。

6. MOS開關(guān)上電、供電控制電路

7. 鋰電池保護電路

7.MOS控制電平轉(zhuǎn)換電路

Bi-directional level shifter3.3與5v轉(zhuǎn)換

二.調(diào)試工具

1. JTAG電路

注：VTREF)接口信號電平參考電壓一般直接連接Vsupply。（比如3.3V還是5.0V）

三.外設(shè)

1.FLASH驅(qū)動電路

注： 信號線上上拉電阻的添加。

1·上拉電阻的選取原則：

A·提高灌電流的能力：

單板內(nèi)部的器件功耗及驅(qū)動能力各不相同，這樣在器件連接時的灌電流能力不盡相同，連接上會有驅(qū)動問題，此時需要加上拉電阻。

B·電平兼容：

板內(nèi)或板間器件選取各不相同，信號電平特性各不相同，出于兼容性的考慮，須加上拉電阻以保證兼容性。

C·電平穩(wěn)態(tài)的特性：

個別器件在上電時要求某些管腳的初始電平固定為高，此時必須加上拉電阻以保證器件能夠正常的工作。

D·器件及參數(shù)選?。?/span>

對于 A， B，一般的上拉電阻選取 2K~1M 歐姆，視負載情況而定，重負載時電阻應選取靠近下限，輕負載時選取上限，這里的負載以器件功耗指標來確定；對于上述 C 的情況，則以該種器件的數(shù)據(jù)特性來決定。

器件一般以金屬膜的電阻或阻排為準。

2·下拉電阻的選取原則：

A·電平兼容：

板內(nèi)或板間器件選取各不相同，信號電平特性各不相同，出于兼容性的考慮，須加下拉電阻以保證兼容性。

B·端接：

板內(nèi)或板間的信號頻率較高或信號上升沿較陡時，需要加端接電阻下拉到地，一般此時經(jīng)常性的會再串入一個適當?shù)碾娙荨?/span>

C·電平穩(wěn)態(tài)特性：

個別器件在上電時要求某些管腳的初試電平固定為低，此時必須加下拉電阻以保證器件能夠正常的工作。

D·器件及參數(shù)選?。?/span>

對于 A，下拉電阻一般選取 1K~100K 歐姆，視負載電平情況而定， CMOS 電平的負載，電阻應選取下限， TTL 電平時選取上限，這里的電平以負載指標來確定；對于上述 B 的情況，一般選取75~150 歐姆的電阻；對于上述 C 的情況，則以該種器件的數(shù)據(jù)特性來決定；器件一般以金屬膜的電阻或阻排為準。

2.LED三極管驅(qū)動電路