3D DRAM進(jìn)入量產(chǎn)倒計時

在 AI 服務(wù)器中，內(nèi)存帶寬問題越來越凸出，已經(jīng)明顯阻礙了系統(tǒng)計算效率的提升。眼下，HBM 內(nèi)存很火，它相對于傳統(tǒng) DRAM，數(shù)據(jù)傳輸速度有了明顯提升，但是，隨著 AI 應(yīng)用需求的發(fā)展，HBM 的帶寬也有限制，而理論上的存算一體可以徹底解決「存儲墻」問題，但該技術(shù)產(chǎn)品的成熟和量產(chǎn)還遙遙無期。在這樣的情況下，3D DRAM 成為了一個 HBM 之后的不錯選擇。

目前，各大內(nèi)存芯片廠商，以及全球知名半導(dǎo)體科研機構(gòu)都在進(jìn)行 3D DRAM 的研發(fā)工作，并且取得了不錯的進(jìn)展，距離成熟產(chǎn)品量產(chǎn)不遠(yuǎn)了。

據(jù)首爾半導(dǎo)體行業(yè)消息人士透露，3 月，三星電子在加利福尼亞州圣何塞舉行的全球芯片制造商峰會 Memcon 2024 上公布了其 3D DRAM 開發(fā)路線圖。

4 月初，從三星電子傳來消息，該公司計劃在 2025 年推出基于其垂直通道晶體管技術(shù)的早期版本的 3D DRAM，該技術(shù)在構(gòu)成單元的晶體管中垂直設(shè)置一個通道，并用一個柵極包裹住它作為開關(guān)。該公司還計劃在 2030 年推出更新版本的堆疊式 DRAM，該 DRAM 可以堆疊包括電容器在內(nèi)的所有單元。

3D DRAM 的優(yōu)勢何在？

AI 應(yīng)用對內(nèi)存性能（速度和存儲密度等）的要求不斷提升。然而，在大幅度增長的數(shù)據(jù)量，以及處理器快速提升的算力面前，傳統(tǒng)的平面架構(gòu)（2D）DRAM 在存儲密度和速度方面越來越吃力，與此同時，目前的 DRAM 制程工藝已經(jīng)接近極限（最先進(jìn)的 DRAM 制程約為 12nm），進(jìn)一步提升越來越難，這是由 DRAM 的結(jié)構(gòu)導(dǎo)致的，它的基本存儲單元是基于一個晶體管和一個電容器，目前的 DRAM 制程工藝擴(kuò)展是在一個平面上進(jìn)行的，工藝提升主要面臨兩個挑戰(zhàn)：一、電容器的縮放；二、電容到數(shù)字線的電荷共享，要考慮用多少時間將電荷轉(zhuǎn)移到數(shù)字線上、數(shù)字線有多長。存儲電容的深寬比會隨著制程工藝微縮而呈倍數(shù)增加，這就是平面 DRAM 工藝微縮越來越難的原因。

也就是說，傳統(tǒng) DRAM 架構(gòu)是平面型的，而在一個平面內(nèi)加入更多存儲單元越來越困難。因此，類似于 3D NAND，人們開始考慮將立體的 3D 架構(gòu)帶入 DRAM。3D DRAM 將存儲單元堆疊在邏輯單元上方，以實現(xiàn)在單位面積上產(chǎn)出更多存儲容量，3D DRAM 可以有效解決平面 DRAM 存儲電容高深寬比這一難題。此外，使用 3D 堆疊技術(shù)還能重復(fù)使用存儲電容，從而降低 DRAM 的單位成本。

由于 3D DRAM 中的晶體管堆疊為多層結(jié)構(gòu)，這種結(jié)構(gòu)可以擴(kuò)大晶體管之間的間隙，從而減少電流泄漏。

總之，3D DRAM 芯片是垂直堆疊存儲單元，而不是像傳統(tǒng) DRAM 那樣水平放置所有單元，它將單位面積的容量增加了 3 倍（3D DRAM 的基本容量為 100GB，而當(dāng)前 DRAM 的最大容量為 36GB）。

就發(fā)展路線來看，據(jù) semiengineering 報道，3D DRAM 有兩條路，其中，最直接的方法是保留當(dāng)前的 DRAM 技術(shù)，并將多個芯片堆疊在彼此之上。這是用于 HBM 的高級封裝方法，常見的 HBM 芯片為 4 和 8 高，預(yù)計很快會達(dá)到 16 高。與傳統(tǒng) DRAM 相比，這是一種更昂貴的方案，因為在封裝中堆疊 die 需要更先進(jìn)的工藝，但對于需要大量高帶寬內(nèi)存的應(yīng)用（如 AI）來說，這是值得的。

另外一條路，也是多數(shù)廠商追求的最終目標(biāo)，那就是單片堆疊。這種方案只需少量額外步驟，但是，這些步驟會導(dǎo)致很多困難。為了實現(xiàn)這個目標(biāo)，有分析人士認(rèn)為 3D DRAM 可以效仿 3D NAND Flash，將存儲單元翻轉(zhuǎn)。因為 DRAM 單元具有較小的 2D 區(qū)域，但具有較大的垂直方向電容器，使其很高且難以分層堆疊。而且，隨著 2D 尺寸越來越小，電容器越來越薄，它必須加長以保持足夠的電荷。

這就延申出了另外一個問題，那就是電容器問題。

在傳統(tǒng) DRAM 的制造過程中，幾乎都是采用電路和存儲器堆疊在同一平面的方法來生產(chǎn)的，芯片制造商通過減小單元尺寸或間距來提高 DRAM 的性能。然而，他們達(dá)到了在有限空間內(nèi)增加存儲單元數(shù)量的物理極限，這里有一個問題，如果電容器變得越來越薄，整個器件可能會崩潰。如果無法解決電容器問題，DRAM 的存儲密度和數(shù)據(jù)傳輸帶寬就難以實現(xiàn)跨越式提升。因此，業(yè)界提出了無電容 DRAM 方案，再加上 3D 堆疊技術(shù)，有望實現(xiàn) 3D DRAM 的突破。

所謂無電容 DRAM，就是在其存儲單元中，僅用一個晶體管來存儲信息，且使用具有不對稱雙柵極結(jié)構(gòu)的多晶金屬氧化物硅半導(dǎo)體 FET，通過 floating body 效應(yīng)來存儲電荷（不需要外部電容器）。

目前，全球多家知名半導(dǎo)體科研機構(gòu)都在進(jìn)行無電容 3D DRAM 的研究工作，具體技術(shù)包括 Dynamic Flash Memory、VLT、Z-RAM 和 IGZO-FET 等。不過，從目前的發(fā)展情況來看，包括存儲芯片三巨頭（三星電子、SK 海力士和美光）在內(nèi)的廠商還沒有披露更多關(guān)于無電容 3D DRAM 的細(xì)節(jié)。

各大廠商的研發(fā)進(jìn)展

傳統(tǒng) DRAM 需要復(fù)雜的讀寫數(shù)據(jù)操作流程，而 3D DRAM 可以通過垂直堆疊的存儲單元直接存取和寫入數(shù)據(jù)，顯著提高了存取速度。3D DRAM 的優(yōu)勢不僅包括高容量和快速數(shù)據(jù)訪問，還具有低功耗和高可靠性特點，可以滿足各種應(yīng)用需求。

有機構(gòu)預(yù)測，到 2030 年，全球 3D DRAM 市場規(guī)模有望增長到 1000 億美元。

正是看到了這樣的發(fā)展前景，以存儲芯片三巨頭為代表的廠商都在發(fā)力，進(jìn)行相關(guān)技術(shù)和產(chǎn)品的研發(fā)。

如前文所述，三星電子計劃在 2025 年推出 3D DRAM 的量產(chǎn)產(chǎn)品。在三巨頭中，三星是對該技術(shù)最為關(guān)注的，投入也最大，3D DRAM 可以幫助三星在未來的 AI 芯片市場占據(jù)優(yōu)勢地位。而就目前來看，在 AI 內(nèi)存市場，特別是 HBM 產(chǎn)品，SK 海力士占據(jù)著主導(dǎo)地位，占有全球 90% 的 HBM 市場份額。三星要想趕超 SK 海力士，在 HBM 階段恐怕是難以實現(xiàn)了，只能寄希望于 3D DRAM 或其它更先進(jìn)的技術(shù)方案。

盡管存儲三巨頭都在研究這項技術(shù)，但 SK 海力士和美光科技尚未公布任何 3D DRAM 發(fā)展路線圖。

下面分別看一下這三大存儲芯片廠商在 3D DRAM 方面的研發(fā)和進(jìn)展情況。

三星電子想主導(dǎo) 3D DRAM 市場，一直在開發(fā)新技術(shù)。

自 2019 年以來，三星電子一直在進(jìn)行 3D DRAM 的研究，并于同年 10 月宣布了業(yè)界首個 12 層 3D-TSV（Through-Silicon Via）技術(shù)。

2021 年，三星電子正式對外宣布其 3D DRAM 開發(fā)項目，當(dāng)時，恰逢該公司在其 DS 部門內(nèi)設(shè)立下一代工藝開發(fā)團(tuán)隊，作為一項關(guān)鍵技術(shù)，3D DRAM 包含其中，三星半導(dǎo)體業(yè)務(wù)公司總裁兼首席技術(shù)官宋齋赫（Song Jaihyuk）領(lǐng)導(dǎo)該團(tuán)隊。

在 2022 年的 SAFE 論壇上，三星表示，準(zhǔn)備通過邏輯堆疊芯片 SAINT-D 解決 DRAM 堆疊問題，該設(shè)計旨在將 8 個 HBM3 芯片集成在一起。

據(jù)消息人士稱，2023 年 5 月，三星電子在其半導(dǎo)體研究中心內(nèi)組建了一個開發(fā)團(tuán)隊，大規(guī)模生產(chǎn) 4F2 結(jié)構(gòu) DRAM。由于 DRAM 單元尺寸已達(dá)到極限，三星想將 4F2 應(yīng)用于 10nm 級工藝或更先進(jìn)制程的 DRAM。如果三星的 4F2 DRAM 存儲單元結(jié)構(gòu)研究成功，在不改變制程的情況下，裸片面積可比現(xiàn)有 6F2 DRAM 存儲單元減少約 30%。

2023 年 10 月，在「內(nèi)存技術(shù)日」活動上，三星電子宣布計劃在下一代 10nm 級制程 DRAM 中引入新的 3D 結(jié)構(gòu)，而不是傳統(tǒng)的 2D 結(jié)構(gòu)。

2023 年，在日本舉行的「VLSI 研討會」上，三星電子發(fā)表了一篇包含 3D DRAM 研究成果的論文，并展示了 3D DRAM 芯片內(nèi)部結(jié)構(gòu)的圖像。

據(jù)報道，三星電子在美國硅谷開設(shè)了一個新的研發(fā)實驗室，主要進(jìn)行 3D DRAM 研發(fā)。據(jù)悉，該實驗室隸屬于硅谷的 Device Solutions America (DSA) 部門，負(fù)責(zé)監(jiān)督三星電子在美國的半導(dǎo)體生產(chǎn)，并專注于新一代 DRAM 產(chǎn)品的開發(fā)。

除了要在 2025 年量產(chǎn)，三星電子還要在 2027~2028 年將相關(guān)制程節(jié)點縮小到 8nm~9nm，目前，最先進(jìn)的 DRAM 制程約為 12nm。

下面看一下 SK 海力士和美光。

雖然沒有明確的發(fā)展路線圖，但 SK 海力士在一些行業(yè)會議上介紹過該公司對 3D DRAM 的理解。據(jù) BusinessKorea 報道，負(fù)責(zé) SK 海力士未來技術(shù)研究所的副總裁 Cha Seon-yong 表示，2024 年，SK 海力士將會披露 3D DRAM 電氣特性的相關(guān)細(xì)節(jié)，到時候，該公司將會明確 3D DRAM 的發(fā)展方向。

據(jù)外媒報道，SK 海力士正在為將來的 DRAM 開發(fā) IGZO 通道材料，它可以改善 DRAM 的刷新特性。據(jù)悉，IGZO 薄膜晶體管憑借其適中的載流子遷移率、極低的漏電流以及基板尺寸的可擴(kuò)展性，在顯示面板行業(yè)長期得到應(yīng)用。它可以成為未來 DRAM 可堆疊通道材料的候選方案。

美光在 2019 年就開始了 3D DRAM 的研究工作。據(jù) TechInsights 統(tǒng)計，到 2022 年 8 月，美光獲得了 30 多項 3D DRAM 專利，三星電子持有的專利數(shù)為 15 項，SK 海力士持有約 10 項專利，可以看出，美光的 3D DRAM 相關(guān)專利數(shù)量是這兩家韓國存儲芯片巨頭的 2-3 倍。

除了大廠，有些創(chuàng)業(yè)公司也在進(jìn)行 3D DRAM 開發(fā)。

例如，美國公司 NEO Semiconductor 推出了一種名為 3D X-DRAM 的技術(shù)，旨在克服 DRAM 的容量限制。3D X-DRAM 的單元陣列結(jié)構(gòu)類似于 3D NAND Flash，采用了 FBC 技術(shù)，它可以通過添加層掩模形成垂直結(jié)構(gòu)，從而實現(xiàn)高良率、低成本和顯著的密度提升。

據(jù) NEO 介紹，3D X-DRAM 技術(shù)可以跨 230 層實現(xiàn) 128Gb 的密度，是當(dāng)前 DRAM 密度的 8 倍。NEO 提出了每 10 年容量增加 8 倍的目標(biāo)，計劃在 2030~2035 年實現(xiàn) 1Tb 的容量，比目前 DRAM 的容量增加 64 倍。

由于內(nèi)存與處理器聯(lián)系非常緊密，因此，3D DRAM 技術(shù)的研究工作并未局限于存儲芯片廠商，CPU 等處理器大廠也很關(guān)注。

由于在 Chiplet（小芯片）技術(shù)的商業(yè)化上取得了成功，AMD 想在 HPC 用處理器（CPU 和 GPU）方面更進(jìn)一步，一種設(shè)想是在不久的將來在計算 Chiplet 上堆疊 DRAM。在 ISSCC 2023 峰會上，AMD 在其演示文稿中詳細(xì)介紹了如何提高數(shù)據(jù)中心能效，其中，對用于服務(wù)器處理器和 HPC 加速器的多層堆疊 DRAM 的介紹十分引人注目，該公司預(yù)測這將是未來 HPC 用內(nèi)存的一個發(fā)展方向。

近些年，華為在 CPU、AI 等 HPC 上投下重注，要想在這方面進(jìn)入產(chǎn)業(yè)前沿，同樣躲不開內(nèi)存技術(shù)的改進(jìn)問題。在 VLSI Symposium 2022 上，華為發(fā)表了一篇關(guān)于 3D DRAM 的論文，詳細(xì)介紹了該公司采用的垂直 CAA 型 IGZO FET 技術(shù)，該研究項目可以推動 IGZO 晶體管在高密度 DRAM 領(lǐng)域的應(yīng)用。

除了企業(yè)（特別是大型存儲芯片和處理器廠商），全球多家知名半導(dǎo)體科研機構(gòu)，包括中國知名的科研院所，也都在進(jìn)行 3D DRAM 的研究工作，就不在此一一贅述了。

結(jié)語

目前，AI 正在各行各業(yè)滲透，大到數(shù)據(jù)中心和云計算服務(wù)器，小到手機。在可預(yù)見的未來，沒有 AI 能力的設(shè)備將很難在市場上競爭。而 AI 對處理器和內(nèi)存提出的要求越來越高，眼下，在手機等小型計算系統(tǒng)中，傳統(tǒng) LPDDR 還可以滿足應(yīng)用需求，將來則很有可能被淘汰；而在大型計算系統(tǒng)當(dāng)中，HBM 冉冉升起，但用不了多少年，其存儲密度和數(shù)據(jù)傳輸帶寬也將難以保障應(yīng)用升級。此時，3D DRAM 是一個更好的方案。

從長遠(yuǎn)來看，汽車行業(yè)也有望使用 3D DRAM，因為智能化的電動汽車和自動駕駛技術(shù)需要能夠?qū)崟r處理從道路上收集的大量數(shù)據(jù)，此時，如果只有處理器性能提升，而 DRAM 不能滿足要求，不會有好的效果和駕駛、乘坐體驗，必須保證 DRAM 不存在存儲密度和帶寬短板，才能充分發(fā)揮汽車智能化和自動駕駛系統(tǒng)的性能。

因此，在多個應(yīng)用市場不斷發(fā)展的情況下，3D DRAM 擁有廣闊的增長空間。