芯片的真實(shí)成本是多少？

過去，分析師、顧問和許多其他專家試圖估算采用最新工藝技術(shù)實(shí)現(xiàn)的新芯片的成本。他們的結(jié)論是，到了 3nm 節(jié)點(diǎn)，只有少數(shù)公司能夠負(fù)擔(dān)得起——而當(dāng)他們進(jìn)入埃范圍時(shí)，可能沒有人可以支付了。

過去一段時(shí)間的幾個(gè)流程節(jié)點(diǎn)發(fā)生了很大變化。越來越多的初創(chuàng)公司正在成功構(gòu)建先進(jìn)節(jié)點(diǎn)芯片，但其成本遠(yuǎn)低于那些被高調(diào)引用的數(shù)字。這些數(shù)字的背后是芯片設(shè)計(jì)和制造方面的一些廣泛的變化。他們之中：許多先進(jìn)節(jié)點(diǎn)芯片要么是用于人工智能/機(jī)器學(xué)習(xí)的高度復(fù)制的乘法累加處理元件陣列。與將不同組件集成到單個(gè)芯片上相比，這些相對(duì)簡(jiǎn)單，需要針對(duì)熱問題、噪聲以及各種用例和應(yīng)用來表征它們。

自這些早期估計(jì)產(chǎn)生以來，先進(jìn)封裝已成為主流，它允許芯片制造商將在不同工藝節(jié)點(diǎn)開發(fā)的芯片或小芯片捆綁在一起，而不是試圖將模擬功能推向 5 納米及以上，這既昂貴又無益。

過去，遷移到最新節(jié)點(diǎn)可確保性能和功耗的市場(chǎng)領(lǐng)先地位。現(xiàn)在已不再是這種情況。成熟節(jié)點(diǎn)的改進(jìn)以及涉及硬件和軟件的架構(gòu)變化使許多芯片制造商能夠推遲遷移到最新節(jié)點(diǎn)，至少直到這些流程足夠成熟且具有成本效益。

早期預(yù)估的一大問題是它們是對(duì)當(dāng)時(shí)可用的最佳數(shù)據(jù)的推斷。主要來源是 2016 年逐步淘汰的國際半導(dǎo)體技術(shù)路線圖。在接下來的幾年里，芯片設(shè)計(jì)和制造的基本原理發(fā)生了巨大變化。

例如，許多人認(rèn)為所有新芯片都會(huì)填滿標(biāo)線，并且設(shè)計(jì)的尺寸和復(fù)雜性將繼續(xù)增長(zhǎng)。在某些情況下，復(fù)雜性確實(shí)增加了，遠(yuǎn)遠(yuǎn)超出了將所有最新功能安裝在單個(gè)掩模版上的程度。但其中許多新功能是使用最新工藝幾何形狀和已建立的工藝節(jié)點(diǎn)的組合來開發(fā)的。在其他情況下，封裝中處理元件的數(shù)量增加了，但復(fù)雜性實(shí)際上下降了。

軟件是另一個(gè)定義要素。并非所有軟件都需要從頭開始開發(fā)。此外，還有大量適用于 Arm、NVIDIA 以及越來越多的 RISC-V 設(shè)計(jì)的現(xiàn)有工具和生態(tài)系統(tǒng)。幾乎所有大型 EDA 公司都在人工智能/機(jī)器學(xué)習(xí)方面投入巨資，以縮短和改進(jìn)設(shè)計(jì)流程，特別是在軟件調(diào)試以及通過強(qiáng)化學(xué)習(xí)更有效地利用整個(gè)公司的專業(yè)知識(shí)方面。

數(shù)字

早在 2018 年，即最后一次有人做出此類估計(jì)時(shí)，IBS 發(fā)布了如圖 1 所示的圖表。該圖表將 5nm 芯片的成本定為 5.422 億美元。如果這是真的，那么今天顯然只會(huì)生產(chǎn)兩到三個(gè)芯片，而且可能沒有人會(huì)關(guān)注 3nm 以外的技術(shù)。

如果我們回顧幾年，并將其與 IBS 在 2014 年制作的圖表進(jìn)行比較（見圖 2），我們可以看到這些估計(jì)值如何隨時(shí)間變化。

圖 2：生產(chǎn)新芯片的成本。來源：IBS 2014

16nm/14nm 的估計(jì)成本從約 3.1 億美元增至 1.06 億美元。再往前追溯，28nm 的價(jià)格從大約 8500 萬美元增至 5100 萬美元。這是否超出了估計(jì)成本，或者這反映了一旦新節(jié)點(diǎn)變得更加成熟，成本就會(huì)急劇下降，這是一個(gè)有爭(zhēng)議的問題。但如果最新數(shù)據(jù)按類似金額折算，則 5nm 芯片的成本約為 2.8 億美元，7nm 芯片的成本約為 1.6 億美元。

Siemens Digital Industries Software 營(yíng)銷和業(yè)務(wù)開發(fā)高級(jí)總監(jiān) Isadore Katz 說道。「如果考慮高通或英偉達(dá)建造一款新芯片確實(shí)花費(fèi)了 5.42 億美元，那么他們和其他一些人可能是唯一真正有能力去做這件事的人。但他們不會(huì)制造 5 nm 芯片。他們將采用一種架構(gòu)，在該架構(gòu)中進(jìn)行一些創(chuàng)新，作為過渡到新工藝節(jié)點(diǎn)的一部分，然后他們將開發(fā)一系列在該工藝節(jié)點(diǎn)上運(yùn)行的部件?！?/span>

很少有公司公布其實(shí)際成本，但可以查看公司收到的風(fēng)險(xiǎn)投資，并通過查看他們?cè)诎l(fā)布第一個(gè)芯片時(shí)消耗了多少錢來找到粗略成本。Achronix 產(chǎn)品規(guī)劃高級(jí)總監(jiān)尼克·伊利亞迪斯 (Nick Ilyadis) 表示：「Innovium 的初始芯片投入了 1.5 億美元，然后他們又獲得了 1 億美元的另一輪融資，資助了多代芯片?！埂缸?2014 年成立以來，Innovium 在 10 輪融資中總共獲得了 4.02 億美元的融資，并且在 2021 年以 10 億美元的價(jià)格出售給 Marvell 時(shí)，手頭仍有 1.45 億美元的現(xiàn)金。他們的第三代芯片采用 7 nm 工藝制造?！?/span>

成本的很大一部分是先進(jìn)入者的學(xué)費(fèi)。Ansys 產(chǎn)品營(yíng)銷總監(jiān) Marc Swinnen 表示：「與大型數(shù)字芯片相關(guān)的費(fèi)用呈爆炸式增長(zhǎng)，這就是那些大標(biāo)題數(shù)字的來源。蘋果公司創(chuàng)造一款新芯片需要什么：18 個(gè)月、數(shù)百名設(shè)計(jì)師、許可證、一套全新的掩模組、先進(jìn)的工藝。到時(shí)候成本就會(huì)上升。但如果使用較舊的節(jié)點(diǎn)，那么現(xiàn)在這些成本就會(huì)低得多?！?/span>

這些數(shù)字中還可能隱藏著一些成本。「確實(shí)需要大量投資來重新表征新晶體管的功能，使掩模制造能力到位，了解制造問題，創(chuàng)建提取模型，」西門子的卡茨說?！傅俏覀冋诶弥肮?jié)點(diǎn)上的經(jīng)驗(yàn)教訓(xùn)，一旦我們完成了這些構(gòu)建塊、BSIM-CMG 模型、提取模型、芯片變化和金屬化，我們就能夠利用參數(shù)化、或我們?cè)谏蠈訐碛械莫?dú)立處理技術(shù)?！?/span>

這些數(shù)字讓其他人感到好奇?！高@是我 12 年前創(chuàng)建的圖表（見圖 3），」Arteris 解決方案和業(yè)務(wù)開發(fā)副總裁 Frank Schirrmeister 說道?！肝覐?IBS 收到了四到五組數(shù)據(jù)，但無法公布這些數(shù)據(jù)，所以我創(chuàng)建的圖表對(duì)支出類別進(jìn)行了平均。這顯示了芯片開發(fā)的主要步驟。它沿 x 軸顯示了從 RTL 開發(fā)到流片的時(shí)間線。然后整個(gè)項(xiàng)目工作量的百分比位于 y 軸上?！?/span>

圖 3：制造芯片所需的時(shí)間和精力。來源：弗蘭克·席爾梅斯特

根據(jù)圖 3，可以考慮其中任何一個(gè)是否會(huì)隨著時(shí)間的推移而發(fā)生變化，或者是否會(huì)隨著規(guī)?；蛏a(chǎn)節(jié)點(diǎn)的變化而變化。例如，人們經(jīng)常聲稱驗(yàn)證成本隨著規(guī)模的大小呈二次方上升，盡管歷史證明這并非事實(shí)?！蛤?yàn)證成本確實(shí)會(huì)上升，因?yàn)樵O(shè)計(jì)越大，模擬所需的時(shí)間就越長(zhǎng)，需要生成的測(cè)試用例就越多，」伊利亞迪斯說?！改梢允褂们皫状幕€測(cè)試，并繼續(xù)運(yùn)行它們。然后是與正在添加的附加功能相關(guān)的新測(cè)試。這需要更多的服務(wù)器、更大的服務(wù)器、更多的磁盤。它會(huì)作為額外成本波及基礎(chǔ)設(shè)施?！?/span>

基礎(chǔ)設(shè)施是否包含在公布的成本中？「關(guān)鍵在于如何理解這些數(shù)字的細(xì)節(jié)，」Arteris 的 Schirrmeister 說道?！杆械能浖及谄渲袉幔科渲杏卸嗌傩碌?RTL 開發(fā)？驗(yàn)證多少？需要買模擬器嗎？當(dāng)你研究一下掩膜的成本時(shí)，你會(huì)發(fā)現(xiàn)，這至少與這些芯片的成本相當(dāng)?！?/span>

有些成本確實(shí)會(huì)隨著時(shí)間的推移而下降?！府?dāng)你考慮 IP 的成本時(shí)，你要么必須使用內(nèi)部工程資源來開發(fā)它，要么必須獲得許可，這意味著你需要向供應(yīng)商付費(fèi)，」Ilyadis 說?！竿ǔ＃S可證附帶支持和維護(hù)——這就是現(xiàn)金支出。然后是工具成本。每一代都需要一套新的工具，因?yàn)椴季€變得更加復(fù)雜或者需要考慮其他事情。有正在開發(fā)芯片的團(tuán)隊(duì)的人數(shù)。另外，還必須構(gòu)建測(cè)試裝置，甚至是可以演示的芯片產(chǎn)品?，F(xiàn)在我們要討論芯片本身之外的問題，但所有這些都與實(shí)際芯片開發(fā)以及將其推向市場(chǎng)所需的內(nèi)容相關(guān)。然后就是不斷贈(zèng)送的禮物——軟件。大多數(shù)這些芯片都具有某種可編程性。最重要的是制造，包括測(cè)試儀、測(cè)試夾具和用于進(jìn)行加速壽命測(cè)試的老化夾具?！?/span>

即使 IP 成本也可能是一個(gè)重要的變量，特別是如果您考慮通過購買 IP 節(jié)省的時(shí)間或與開發(fā) IP 相關(guān)的間接成本?！窼oC 設(shè)計(jì)成本和復(fù)雜性的增加給計(jì)算基礎(chǔ)設(shè)施帶來了更大的壓力，」Arm 基礎(chǔ)設(shè)施業(yè)務(wù)線產(chǎn)品管理高級(jí)總監(jiān) Brian Jeff 表示?！高@正在推動(dòng)定制芯片的發(fā)展趨勢(shì)，以便為特定工作負(fù)載提供專門的處理，并獲得大規(guī)模的效率節(jié)省。通過開發(fā)具有可定制基礎(chǔ)的 IP，它使 IP 提供商能夠承擔(dān)合作伙伴必須重復(fù)設(shè)計(jì)的許多常見集成、驗(yàn)證和驗(yàn)證任務(wù)。這使得合作伙伴能夠?qū)①Y源集中在有助于他們區(qū)分和塑造適合其工作負(fù)載的完整芯片設(shè)計(jì)的功能上。在一個(gè)示例中，合作伙伴將其高端基礎(chǔ)設(shè)施 SoC 開發(fā)成本降低了 80 個(gè)工程年?！?/span>

許多成本是增量的?！肝覀儾粫?huì)重新學(xué)習(xí)流程節(jié)點(diǎn)之間的所有內(nèi)容，」卡茨說?！肝覀冇涀∥覀儽仨氉龅氖虑?。我們?cè)趨?shù)化或設(shè)計(jì)工件的表示方面投入了大量資金，從最頂層、測(cè)試平臺(tái)、我們描述 IP 的方式、我們表達(dá)自定義邏輯和加速器的方式，一直到我們?nèi)绾尾季謫卧?。我們了解必須在哪些地方進(jìn)行調(diào)整，并且有旋鈕和旋鈕可以進(jìn)行糾正。節(jié)點(diǎn)之間沒有人從零開始。即使我們改變晶體管表面的工作方式，或者重新組織第一級(jí)個(gè)性化金屬的工作方式，我們也確實(shí)需要花費(fèi)額外的時(shí)間來表征。我們需要花費(fèi)額外的時(shí)間來了解如何提取它，并且我們可能必須對(duì)我們的單元設(shè)計(jì)進(jìn)行小而適度的調(diào)整以適應(yīng)它。但基本的拓?fù)浣Y(jié)構(gòu)就在那里?！?/span>

成熟的 IP 將可在多代芯片中重復(fù)使用。英特爾、AMD、Marvell、博通、NVIDIA 和高通等公司內(nèi)部開發(fā)了很多 IP。其中一些以小芯片的形式出現(xiàn)，可以在預(yù)先確定的架構(gòu)中對(duì)其進(jìn)行全面表征和重復(fù)使用。其代價(jià)是需要內(nèi)部專業(yè)知識(shí)，但該領(lǐng)域的驚喜也較少，并且沒有許可成本。

EDA 的成本

每個(gè)節(jié)點(diǎn)都會(huì)產(chǎn)生一些新的問題和挑戰(zhàn)，這通常需要 EDA 供應(yīng)商對(duì)新工具或流程的創(chuàng)建進(jìn)行大量投資。當(dāng)節(jié)點(diǎn)是新的時(shí)，許多工具都是粗糙的，解決方案是與任何可以解決問題的技術(shù)拼湊在一起的。

隨著時(shí)間的推移，行業(yè)會(huì)了解什么有效，什么無效，流程得到改善，最終實(shí)現(xiàn)自動(dòng)化?！冈S多挑戰(zhàn)都可以通過蠻力來克服，」Ansys 的 Swinnen 說道?！杆麄兝昧丝捎玫墓ぞ吆妥銐蚨嗟娜藛T，并使其發(fā)揮作用。這需要與供應(yīng)商密切合作。這不是一個(gè)可以提供給常規(guī)主流芯片設(shè)計(jì)人員的流程。隨著時(shí)間的推移，我們向他們學(xué)習(xí)，他們也向我們學(xué)習(xí)。工具變得更好，自動(dòng)化程度更高，粗糙的邊緣已被消除，中間的手動(dòng)步驟也已減少。這使得生產(chǎn)力大大提高?！?/span>

不過，今天行之有效的方法在未來可能行不通?！改惚仨氂?jì)劃一系列事情，」卡茨說。「我參與了計(jì)時(shí)、過程變化和地彈方面的工作。當(dāng)您將電壓閾值降低到 1V 以下時(shí)，其中許多問題就會(huì)成為問題。當(dāng)我們進(jìn)入 14 nm 時(shí)，這是未知的。今天終于明白了。人們了解設(shè)計(jì)的時(shí)序或布局可能會(huì)出現(xiàn)什么問題。他們了解金屬對(duì)延遲和定時(shí)的貢獻(xiàn)必須注意的因素，并且他們也越來越意識(shí)到一些物理副作用、對(duì)毛刺噪聲的敏感性、對(duì)泄漏。這些都添加到了劇本中。該手冊(cè)將引導(dǎo)您了解過去 10 或 15 年中的每一個(gè)陷阱。你如何解決這些問題？你如何自動(dòng)化這些？或者說，你是如何設(shè)計(jì)這些的？」

另一張值得重新審視的舊圖表如圖 4 所示。Andrew Kahng 和 Gary Smith 在 2001 年對(duì)設(shè)計(jì)成本進(jìn)行了分析，以顯示新的 EDA 開發(fā)如何影響生產(chǎn)力。該報(bào)告由 ITRS 于 2002 年發(fā)布。

圖 4：2001 年 ITRS 的新設(shè)計(jì)成本模型。來源：2002 年質(zhì)量電子設(shè)計(jì)國際研討會(huì)論文集

雖然這展示了從未出現(xiàn)過的未來技術(shù)，例如 ESL，但其他技術(shù)卻出現(xiàn)了。ITRS 的后續(xù)出版物表明，開發(fā)成本確實(shí)保持一定程度的靜態(tài)，隨著時(shí)間的推移，成本只會(huì)略有增加。圖 5（下）是 2013 年的圖表。

圖 5：EDA 對(duì) IC 設(shè)計(jì)成本的影響。來源：安德魯·康，2013 年

開發(fā)成本確實(shí)會(huì)上升，特別是對(duì)于新節(jié)點(diǎn)。「工具變得越來越復(fù)雜，并且必須根據(jù)設(shè)計(jì)尺寸進(jìn)行擴(kuò)展」Ilyadis 說?！竿ǔＧ闆r下，這些更新的工具可能會(huì)一代又一代地增加 25% 的成本，而這正是工具公司賺錢的地方。他們必須進(jìn)行開發(fā)，必須在工具中投入工作，以使它們與下一代 IP 兼容，無論出現(xiàn)什么新挑戰(zhàn)，因此他們都會(huì)將開發(fā)成本作為增加的許可費(fèi)轉(zhuǎn)嫁出去。」

但對(duì)于主流開發(fā)者來說情況并非如此。「在半導(dǎo)體設(shè)計(jì)的經(jīng)濟(jì)學(xué)中，EDA 工具的成本從來都不是一個(gè)關(guān)鍵考慮因素，」Swinnen 說?！高@是人們必須擔(dān)心的成本因素，但在芯片設(shè)計(jì)的整體經(jīng)濟(jì)性中，EDA 從來都不是決定因素。這是制造業(yè)。EDA 對(duì)設(shè)計(jì)成本的影響更多的是生產(chǎn)力。」

可以看到與 EDA 工具相關(guān)的基礎(chǔ)設(shè)施成本迅速增加。「隨著人工智能被引入工具套件中，人們很容易開始對(duì)設(shè)計(jì)空間進(jìn)行更多探索，」Schirrmeister 說?！笀D表中的每個(gè)數(shù)據(jù)點(diǎn)都意味著在云中運(yùn)行的額外容量和周期。為了獲得最佳實(shí)施，您現(xiàn)在花費(fèi)更多的計(jì)算工作。過去是人員乘以時(shí)間和一些基礎(chǔ)設(shè)施成本，現(xiàn)在正在成為成本的重新分配，其中計(jì)算成本本身在整體成本方程式中扮演著更高的角色。」

結(jié)論

迄今為止，沒有一款芯片的成本能夠達(dá)到公開數(shù)據(jù)中顯示的水平，因?yàn)闆]有一款芯片能夠真正從一張白紙開始。這個(gè)行業(yè)的一切都基于知識(shí)產(chǎn)權(quán)的重用，其中一些與 IP 塊相關(guān)，一些與 BSIM 模型相關(guān)，一些在創(chuàng)辦新公司的工程師的頭腦中。對(duì)于總是建立在大量代碼庫之上的軟件行業(yè)來說，即使不是更多，也是如此。但這些數(shù)字對(duì)于前沿設(shè)計(jì)來說是正確的數(shù)量級(jí)。了解與開發(fā)相關(guān)的總成本非常重要，而不僅僅是關(guān)注流片。