采用NAND和NOR門的SR觸發(fā)器

在本教程中，我們將討論數(shù)字電子學(xué)中的基本電路之一--SR 觸發(fā)器。我們將看到使用 NOR 和 NAND 門的 SR 觸發(fā)器的基本電路、其工作原理、真值表、時鐘 SR 觸發(fā)器以及一個簡單的實(shí)時應(yīng)用。

電路簡介

我們迄今為止看到的電路，即多路復(fù)用器、解復(fù)用器、編碼器、解碼器、奇偶校驗(yàn)發(fā)生器和校驗(yàn)器等，都被稱為組合邏輯電路。在這類電路中，輸出只取決于輸入的當(dāng)前狀態(tài)，而不取決于輸入或輸出的過去狀態(tài)。

除了少量的傳播延遲外，當(dāng)輸入發(fā)生變化時，組合邏輯電路的輸出立即發(fā)生變化。

還有一類電路，其輸出不僅取決于當(dāng)前的輸入，還取決于過去的輸入/輸出。這類電路被稱為順序邏輯電路。如何獲取 "過去的輸入/輸出 "數(shù)據(jù)？我們必須有某種 "存儲器 "來存儲數(shù)據(jù)，以便日后使用。能夠存儲數(shù)據(jù)并充當(dāng) "存儲器 "單元的設(shè)備或電路被稱為鎖存器或觸發(fā)器。

注："鎖存器 "和 "觸發(fā)器 "是同義詞，但在技術(shù)上略有不同。簡單地說，觸發(fā)器是一種時鐘控制鎖存器，即只有在有時鐘信號（高電平或低電平，取決于設(shè)計）時，輸出才會發(fā)生變化。

什么是觸發(fā)器？

觸發(fā)器是一種基本存儲單元，可以存儲 1 位數(shù)字信息。它是一種雙穩(wěn)態(tài)電子電路，即有兩種穩(wěn)定狀態(tài)： 高電平或低電平。由于觸發(fā)器是雙穩(wěn)態(tài)元件，因此在外部事件（稱為觸發(fā)器）發(fā)生之前，觸發(fā)器的輸出都會保持穩(wěn)定狀態(tài)。

由于觸發(fā)器在輸入后會長期保持輸出狀態(tài)（除非采取任何措施改變輸出狀態(tài)），因此觸發(fā)器可被視為存儲設(shè)備，可以存儲一個二進(jìn)制位。

使用兩個串聯(lián)的反相器，并將第二個反相器的輸出反饋到第一個反相器的輸入，就可以設(shè)計出一個簡單的觸發(fā)器。以下電路顯示了使用反相器的觸發(fā)器。

假設(shè) Q1 為輸入端，Q3 為輸出端。最初，假設(shè)反饋斷開，將 Q1 接地，使其為 0（邏輯 0，低電平，位 0）?，F(xiàn)在，如果連接反饋，并斷開 Q1 輸入與地的連接，Q3 仍將繼續(xù)為 0。

同樣，如果不接地，而是用 1（邏輯 1，高電平，位 1）重復(fù)同樣的過程，輸出 Q3 將保持 1。

這是一個具有兩個穩(wěn)定狀態(tài)的簡單觸發(fā)器，在外部事件（如本例中的輸入變化）發(fā)生之前，它一直處于特定狀態(tài)，因此是一個存儲器。

這是一個具有兩個穩(wěn)定狀態(tài)的簡單觸發(fā)器，在出現(xiàn)外部事件（如本例中的輸入變化）之前，它一直處于特定狀態(tài)，因此是一個存儲器。

SR 觸發(fā)器概述

上述基于反相器的觸發(fā)器只是為了了解其工作原理，并沒有任何實(shí)際用途，因?yàn)樗惶峁┤魏屋斎?。這就是 NOR 和 NAND 門的作用所在。如下圖所示，上述基于反相器的觸發(fā)器可以使用 NOR 門來實(shí)現(xiàn)。

暫時忽略 "R "和 "S "值，讓我們以更常規(guī)的形式重繪上述電路，并將 Q2 重命名為 Q，將 Q3 重命名為 Q。

由此可見，觸發(fā)器有兩個輸入端：R 和 S： R 和 S，以及兩個輸出端： 從表示法中可以清楚地看出，輸出端是互補(bǔ)的。讓我們試著分析一下輸入及其相應(yīng)輸出的不同可能性。

這里需要注意的重要一點(diǎn)是，對于 NOR 邏輯門來說，邏輯 "1 "是主導(dǎo)輸入，如果其中任何一個輸入為邏輯 "1"（高），則輸出為邏輯 "0"（低），與其他輸入無關(guān)。有鑒于此，讓我們來分析一下上述電路。

情況 1：R = 0 和 S = 0

在第一種情況下，兩個 NOR 邏輯門的輸入均為邏輯 "0"。由于它們都不是主導(dǎo)輸入，因此對輸出沒有影響。因此，輸出保持之前的狀態(tài)，即輸出沒有變化。這種情況稱為 "保持條件 "或 "無變化條件"。

情況 2：R = 0 和 S = 1

在這種情況下，"S "輸入為 1，這意味著 NOR 門 B 的輸出將變?yōu)?0。因此，NOR 柵極 A 的兩個輸入端都變?yōu)?0，從而使 NOR 柵極 A 的輸出端和 Q 的值都變?yōu)?1（高電平）。由于輸入 S 的 "1 "會使輸出切換到其中一個穩(wěn)定狀態(tài)，并將其設(shè)置為 "1"，因此 S 輸入稱為 SET 輸入。

情況 3：R = 1，S = 0

在這種情況下，"R "輸入為 1，這意味著 NOR 門 A 的輸出將變?yōu)?0，即 Q 為 0（低電平）。因此，NOR 柵極 B 的兩個輸入端都變?yōu)?0，從而使 NOR 柵極 B 的輸出為 1（高）。由于輸入 R 的 "1 "會使輸出切換到其中一個穩(wěn)定狀態(tài)，并將其復(fù)位為 "0"，因此 R 輸入稱為 RESET 輸入。

情況 4：R = 1 和 S = 1

該輸入條件是禁止的，因?yàn)樗鼤仁箖蓚€ NOR 門的輸出都變?yōu)?0，這違反了互補(bǔ)輸出的原則。即使應(yīng)用了該輸入條件，如果下一個輸入變成 R = 0 和 S = 0（保持條件），也會導(dǎo)致 NOR 門之間出現(xiàn) "競賽條件"，從而導(dǎo)致輸出出現(xiàn)不穩(wěn)定或不可預(yù)測的狀態(tài)。

因此，輸入條件 R = 1 和 S = 1 根本無法使用。

因此，根據(jù)上述情況和不同的輸入組合，SR 觸發(fā)器的真值表如下表所示。

SR 觸發(fā)器的邏輯符號如下所示：

使用 NAND 柵極的 SR 觸發(fā)器（技術(shù)上稱為 RS 觸發(fā)器）

SR 觸發(fā)器也可以通過兩個 NAND 柵極的交叉耦合來設(shè)計，但保持和禁止?fàn)顟B(tài)是相反的。它是一種有源低輸入 SR 觸發(fā)器，因此我們稱之為 RS 觸發(fā)器。使用 NAND 門的 SR 觸發(fā)器電路如下圖所示

NAND 門的一個重要特點(diǎn)是，它的主導(dǎo)輸入為 0，即如果任何一個輸入為邏輯 "0"，則輸出為邏輯 "1"，與其他輸入無關(guān)。只有當(dāng)所有輸入都為 1 時，輸出才為 0。有鑒于此，讓我們來看看基于 NAND 的 RS 觸發(fā)器的工作原理。

情況 1：R = 1 和 S = 1

當(dāng) S 和 R 輸入端均為高電平時，輸出端保持之前的狀態(tài)，即保存之前的數(shù)據(jù)。

情況 2：R = 1 和 S = 0

當(dāng) R 輸入為高電平，S 輸入為低電平時，觸發(fā)器處于 SET 狀態(tài)。由于 R 為高電平，NAND 柵極 B 的輸出（即 Q）變?yōu)榈碗娖?。這將導(dǎo)致 NAND 門 A 的兩個輸入端均變?yōu)榈碗娖?，從而?NAND 門 A 的輸出端（即 Q）變?yōu)楦唠娖健?/p>

情況 3：R = 0 和 S = 1

當(dāng) R 輸入端為低電平，S 輸入端為高電平時，觸發(fā)器將處于 RESET 狀態(tài)。由于 S 為高電平，NAND 柵極 A 的輸出（即 Q）變?yōu)榈碗娖?。這將導(dǎo)致 NAND 門 B 的兩個輸入端均變?yōu)榈碗娖?，從而?NAND 門 A 的輸出端（即 Q）變?yōu)楦唠娖健?/p>

情況 4：R = 0 和 S = 0

當(dāng) R 和 S 輸入均為低電平時，觸發(fā)器將處于未定義狀態(tài)。因?yàn)?S 和 R 的低輸入違反了觸發(fā)器輸出應(yīng)互補(bǔ)的規(guī)則。因此，觸發(fā)器處于未定義狀態(tài)（或禁止?fàn)顟B(tài)）。

下面的真值表總結(jié)了上述借助 NAND 柵極設(shè)計的 SR 觸發(fā)器的工作原理。

使用 NAND 邏輯門的 RS 觸發(fā)器可以通過反相輸入轉(zhuǎn)換成與普通 SR 觸發(fā)器相同的真值表。如下圖所示，我們可以不使用反相器，而是使用具有公共輸入的 NAND 柵極。

簡單的 SR 觸發(fā)器存在的問題是，它們對控制信號的電平敏感（雖然圖中沒有顯示），這使得它們成為一個透明器件。為了避免這一問題，我們引入了門控或時鐘 SR 觸發(fā)器（無論何時使用 SR 觸發(fā)器一詞，通常都是指時鐘 SR 觸發(fā)器）。時鐘信號使器件對邊沿敏感（因此沒有透明度）。

時鐘式 SR 觸發(fā)器

時鐘式 SR 觸發(fā)器有兩種類型：基于 NAND 和基于 NOR。使用 NAND 門的時鐘式 SR 觸發(fā)器電路如下所示

該電路是在基于 NAND 的 SR 觸發(fā)器上添加兩個 NAND 門而形成的。輸入為高電平有效，因?yàn)轭~外的 NAND 門會對輸入進(jìn)行反相。兩個額外 NAND 門的輸入均為時鐘脈沖。

因此，時鐘脈沖的轉(zhuǎn)換是該器件運(yùn)行的關(guān)鍵因素。假設(shè)它是一個正邊沿觸發(fā)器件，該觸發(fā)器的真值表如下所示。

使用 NOR 門也可以實(shí)現(xiàn)同樣的功能。使用 NOR 門的時鐘 SR 觸發(fā)器電路如下所示。

該圖顯示了 RS 觸發(fā)器的結(jié)構(gòu)（因?yàn)?R 與輸出 Q 相關(guān)聯(lián)），SET 和 RESET 的功能保持不變，即當(dāng) S 為高電平時，Q 被置 1，當(dāng) R 為高電平時，Q 被復(fù)位為 0。

應(yīng)用

SR 觸發(fā)器是一種非常簡單的電路，但由于其非法狀態(tài)（S 和 R 均為高電平（S = R = 1）），因此在實(shí)際電路中應(yīng)用并不廣泛。但是，它們在開關(guān)電路中的應(yīng)用卻很廣泛，因?yàn)樗鼈兲峁┝撕唵蔚拈_關(guān)功能（在設(shè)置和復(fù)位之間）。

開關(guān)去彈跳電路就是這樣一種應(yīng)用。SR 觸發(fā)器用于消除數(shù)字電路中開關(guān)的機(jī)械反彈。

機(jī)械反彈

機(jī)械開關(guān)在按下或松開時，往往需要一些時間并振動數(shù)次才能穩(wěn)定下來。開關(guān)的這種非理想行為被稱為開關(guān)反彈或機(jī)械反彈。這種機(jī)械反彈往往會在低電壓和高電壓之間波動，數(shù)字電路可以對其進(jìn)行解釋。

這可能導(dǎo)致脈沖信號的變化，而這一系列不需要的脈沖將導(dǎo)致數(shù)字系統(tǒng)工作錯誤。

例如，在信號彈跳期間，輸出電壓的波動非常大，因此寄存器會對多個輸入而不是單個輸入進(jìn)行計數(shù)。為了消除數(shù)字電路的這種行為，我們使用了開關(guān)去抖電路，在這種情況下，我們使用了 SR 觸發(fā)器。

SR 觸發(fā)器如何消除機(jī)械反彈？

根據(jù)當(dāng)前的輸出狀態(tài)，如果按下設(shè)置或復(fù)位按鈕，那么輸出將發(fā)生變化，它將計算一個以上的信號輸入，即電路可能會接收到一些不需要的脈沖信號，因此由于機(jī)器的機(jī)械彈跳作用，Q 值的輸出不會發(fā)生變化。

當(dāng)按下按鈕時，觸點(diǎn)將影響觸發(fā)器的輸入，當(dāng)前狀態(tài)將發(fā)生變化，并且不會對電路/機(jī)器的任何其他機(jī)械開關(guān)彈跳產(chǎn)生進(jìn)一步影響。如果開關(guān)有任何額外的輸入，則不會有任何變化，SR 觸發(fā)器將在一小段時間后復(fù)位。

因此，只有在 SR 觸發(fā)器執(zhí)行狀態(tài)變化后，即只有在接收到單時鐘脈沖信號后，同一開關(guān)才會開始使用。

開關(guān)去彈跳電路如下所示。

開關(guān)的輸入端連接到地（邏輯 0）。每個輸入端都連接有兩個上拉電阻。它們確保觸發(fā)器的輸入端 S 和 R 在開關(guān)處于觸點(diǎn)之間時始終為 1。

使用 NOR SR 觸發(fā)器可構(gòu)建另一種電路。

開關(guān)的輸入端連接到邏輯 1。每個輸入端都連接有兩個下拉電阻。它們確保當(dāng)開關(guān)位于觸點(diǎn) a 和 b 之間時，觸發(fā)器輸入端 S 和 R 始終為 0。

常用的消除機(jī)械開關(guān)彈跳的集成電路有 MAX6816 - 單輸入、MAX6817 - 雙輸入、MAX6818 - 八進(jìn)制輸入開關(guān)緩沖器集成電路。這些 IC 包含 SR 觸發(fā)器的必要配置。

結(jié)論

這是一個關(guān)于 SR 鎖存器或 SR 觸發(fā)器這一基本存儲電路的完整入門教程。您將了解到什么是 SR 觸發(fā)器、它的工作原理、使用 NOR 和 NAND 柵極的實(shí)現(xiàn)方法、時鐘 SR 觸發(fā)器以及 SR 觸發(fā)器的一個重要應(yīng)用。