伺服環(huán)路 ADC 測(cè)試簡(jiǎn)介

A/D 轉(zhuǎn)換器 (ADC) 的靜態(tài)參數(shù)有助于了解直流或緩慢變化信號(hào)的器件行為。然而，為了確定靜態(tài)參數(shù)（包括失調(diào)和增益誤差、微分非線性(DNL) 和積分非線性(INL)），我們首先需要確定 ADC 的直流傳遞函數(shù)。伺服環(huán)路測(cè)試是確定 ADC 傳遞函數(shù)的經(jīng)典工業(yè)方法。

A/D 轉(zhuǎn)換器 (ADC) 的靜態(tài)參數(shù)有助于了解直流或緩慢變化信號(hào)的器件行為。然而，為了確定靜態(tài)參數(shù)（包括失調(diào)和增益誤差、微分非線性(DNL) 和積分非線性(INL)），我們首先需要確定 ADC 的直流傳遞函數(shù)。伺服環(huán)路測(cè)試是確定 ADC 傳遞函數(shù)的經(jīng)典工業(yè)方法。
 
ADC 與 DAC 測(cè)試
測(cè)試 ADC 可能比測(cè)試 D/A 轉(zhuǎn)換器 (DAC) 困難得多。這是因?yàn)?DAC 傳輸曲線是一對(duì)一映射函數(shù)，而 ADC 特性曲線是多對(duì)一映射函數(shù)。圖 1 對(duì)此進(jìn)行了說(shuō)明。

圖 1.  DAC 和 ADC 傳輸曲線。圖片由Analog Devices提供。

圖1顯示了3位單極性DAC和3位單極性ADC的理想特性曲線。對(duì)于DAC來(lái)說(shuō)，輸入和輸出都是量化的，傳遞函數(shù)由八個(gè)點(diǎn)組成。作為一對(duì)一的映射函數(shù)，我們可以輕松測(cè)量每個(gè)數(shù)字代碼的 DAC 輸出電壓并確定其傳輸曲線。另一方面，給定的 ADC 輸出代碼對(duì)應(yīng)于連續(xù)范圍的輸入值。因此，我們無(wú)法通過(guò)向 ADC 輸入施加已知電壓并測(cè)量輸出代碼來(lái)確定 ADC 傳遞函數(shù)。
為了完全確定 ADC 轉(zhuǎn)換曲線，我們必須測(cè)量其代碼轉(zhuǎn)換點(diǎn)。這使得 ADC 測(cè)試變得復(fù)雜且昂貴。事實(shí)上， ADC 單位售價(jià)的大約15% 到 20%是由于不同的測(cè)試程序造成的。學(xué)術(shù)界和工業(yè)界的研究人員進(jìn)行了大量研究，尋找有效的 ADC 測(cè)試方法。一種流行的方法是伺服環(huán)路測(cè)試，如下所述。
 
伺服環(huán)路 ADC 測(cè)試
伺服環(huán)路測(cè)試于 1975 年首次推出，是一種基于反饋的技術(shù)，用于確定 ADC 轉(zhuǎn)換點(diǎn)。測(cè)試裝置的基本配置如圖 2 所示。

圖 2. 基本伺服環(huán)路測(cè)試配置。圖片由H. Khorramabadi提供 

反饋環(huán)路由數(shù)字比較器、兩個(gè)電流源（I 1 和 I 2）、配置為模擬積分器的運(yùn)算放大器以及被測(cè) ADC 組成。為了確定給定的轉(zhuǎn)換點(diǎn)，將相應(yīng)的代碼應(yīng)用于比較器的“A”輸入。該值與 ADC 輸出代碼進(jìn)行比較（ADC 輸出連接到比較器的另一個(gè)輸入“B”）。如果 ADC 輸出大于目標(biāo)代碼 (B > A)，比較器將打開(kāi)上部開(kāi)關(guān)一段特定的時(shí)間段 Δt。當(dāng) I 1 流經(jīng) C 1時(shí)，積分器輸出減少：
ΔV=I1C1ΔtΔV=I1C1Δt
 
因此，這會(huì)減少 ADC 輸出代碼，使其更接近應(yīng)用于比較器“A”輸入的目標(biāo)代碼。這一過(guò)程將持續(xù)進(jìn)行，直到 ADC 輸入距離目標(biāo)轉(zhuǎn)換點(diǎn)在一步 (ΔV) 以內(nèi)。在下一個(gè)周期，ADC 輸入又減少了 ΔV，使得 ADC 輸出小于或等于 A (B ≤ A)。此時(shí)，比較器打開(kāi)下部開(kāi)關(guān)并增加積分器輸出：
ΔV=I2C1ΔtΔV=I2C1Δt
 
通常，兩個(gè)電流源具有相同的值；因此，任一方向的步長(zhǎng)是相同的。由于 ADC 輸入距離轉(zhuǎn)換點(diǎn)僅一步之遙，后續(xù)步驟將使 ADC 輸入在每個(gè)周期跨越轉(zhuǎn)換點(diǎn)。換句話說(shuō)，ADC 將交替輸出大于 A (B < A) 或小于或等于 A (B ≤ A) 的代碼序列。
 
瞬態(tài)響應(yīng)和振蕩行為
圖 3 應(yīng)該可以幫助您更好地可視化系統(tǒng)響應(yīng)。該圖顯示了 ADC 輸入電壓如何接近代碼轉(zhuǎn)換點(diǎn)。該圖顯示了具有不同初始值的兩種不同模擬的波形。在一項(xiàng)仿真中，ADC 輸入的初始值比目標(biāo)代碼轉(zhuǎn)換點(diǎn)大 10 步 (10ΔV)。在第二個(gè)中，初始值距代碼邊緣 10.001 步。 

圖 3. 伺服環(huán)路測(cè)試的瞬態(tài)響應(yīng)展示了振蕩行為。圖片由S. Max提供 （需要訂閱）

這里有一些值得一提的觀察結(jié)果。首先，ADC 輸入實(shí)際上并不等于轉(zhuǎn)換電壓。環(huán)路進(jìn)入振蕩狀態(tài)，其中 ADC 輸入電壓是圍繞過(guò)渡電平振蕩的三角波（我們忽略 R 2 和 C 2 可能引入的濾波效應(yīng)）。三角波形的平均值提供了代碼轉(zhuǎn)換點(diǎn)的估計(jì)。如圖 2 所示，可以使用具有內(nèi)置平均運(yùn)算功能的數(shù)字電壓表 (DVM) 來(lái)測(cè)量波形的平均值。
其次，圖 3 顯示在 ADC 輸入從轉(zhuǎn)換點(diǎn)落入一步之前存在瞬態(tài)響應(yīng)。因此，平均過(guò)程應(yīng)在信號(hào)穩(wěn)定在終平均值的可接受誤差范圍內(nèi)后開(kāi)始。 
另外，應(yīng)該注意的是，上述三角響應(yīng)對(duì)應(yīng)于無(wú)噪聲系統(tǒng)。在現(xiàn)實(shí)世界的系統(tǒng)中，不同組件引入的噪聲會(huì)導(dǎo)致一定程度的隨機(jī)性。這會(huì)將三角波形轉(zhuǎn)換為圍繞代碼邊緣值上下鋸齒狀的噪聲信號(hào)。圖 4 比較了噪聲 ADC 與無(wú)噪聲系統(tǒng)（類(lèi)似于圖 3）的波形。

圖 4.無(wú)噪聲和噪聲系統(tǒng)的伺服環(huán)路振蕩。圖片由Z.Zhao提供

通常采用信號(hào)平均 技術(shù)來(lái)減少噪聲對(duì)測(cè)試結(jié)果的影響。決定反饋環(huán)動(dòng)態(tài)的兩個(gè)主要因素是步長(zhǎng) (ΔV) 和系統(tǒng)中存在的噪聲水平。在本系列的下一篇文章中，我們將討論這兩個(gè)因素如何影響不同的參數(shù)。   
 
ADC 反沖噪聲
ADC 內(nèi)的采樣保持 (S/H) 基本上由一個(gè)開(kāi)關(guān)和一個(gè)采樣電容器組成。當(dāng)開(kāi)關(guān)在 ADC 采樣階段開(kāi)始時(shí)閉合時(shí)，采樣電容器與前面的驅(qū)動(dòng)電路共享其存儲(chǔ)的電荷。在圖 2 所示的示例中，內(nèi)部采樣電容器與 C 2共享電荷。這會(huì)在采樣階段開(kāi)始時(shí)在 ADC 輸入處產(chǎn)生干擾，稱為反沖噪聲。圖 5 說(shuō)明了這種效果。

圖 5.圖片由H. Khorramabadi提供

反沖效應(yīng)會(huì)向 ADC 模擬輸入添加高頻、信號(hào)相關(guān)的毛刺。通過(guò)正確設(shè)計(jì)的系統(tǒng)，ADC 可以采集正確的樣本。然而，DVM 可能會(huì)在毛刺消失之前采集一些樣本，從而導(dǎo)致 ADC 輸入電壓平均值的測(cè)量不正確（參見(jiàn)圖 5）。 
為了減少反沖噪聲，我們可以增加C 2電容的值 。然而，這需要降低采樣率（或等效地增加 ADC 采樣階段的持續(xù)時(shí)間）。因此，通過(guò)選擇C 2 為大電容，我們可以以更長(zhǎng)的測(cè)量時(shí)間為代價(jià)來(lái)減少反沖效應(yīng)。如果您需要溫習(xí)這些概念，我建議您觀看 Analog Devices 的 這個(gè)視頻系列。
 
替代伺服環(huán)路測(cè)試配置
圖 6 顯示了略有不同的伺服環(huán)路測(cè)試配置。在這種情況下，積分器輸入不是使用電流源，而是通過(guò)電阻器 (R) 連接到已知電壓（圖中的 +V 和 -V）。因此，輸送到積分器的電流為I=V/R。

圖 6.使用電壓源的替代伺服環(huán)路測(cè)試配置。圖片由Analog Devices提供

值得一提的是，圖中提供的定性波形似乎不正確，因?yàn)樵谶@種情況下三角波形具有衰減幅度，這與圖 3 和圖 4 中提供的典型波形不一致。
伺服環(huán)路測(cè)試的另一個(gè)版本如圖 7 所示。在這種情況下，模擬積分器被數(shù)字累加器取代，數(shù)字累加器根據(jù)比較器的輸出，在其先前值中添加或減去特定值 (N1)。

圖 7. 使用數(shù)字累加器的替代伺服環(huán)路測(cè)試配置。圖片改編自 S. Max，并由S. Max提供 （需要訂閱）

此外，DAC 用于將累加器輸出轉(zhuǎn)換為模擬值。生成轉(zhuǎn)換點(diǎn)估計(jì)值的模擬值被傳送到 ADC 輸入，就像圖 2 中的圖表一樣。圖 3 中提供的仿真波形對(duì)應(yīng)于圖 7 中的配置。
在本系列的下一篇文章中，我們將繼續(xù)討論，并了解如何根據(jù)所需的測(cè)量精度和系統(tǒng)中存在的噪聲來(lái)選擇此測(cè)試設(shè)置的不同參數(shù)。希望您現(xiàn)在了解了伺服環(huán)路 ADC 測(cè)試的基礎(chǔ)知識(shí)，甚至對(duì) ADC 表征的困難有了一定程度的認(rèn)識(shí)。