中科院：物聯(lián)網(wǎng)新型體系結(jié)構(gòu)

基于新型非易失存儲(chǔ)的高能效終端架構(gòu)技術(shù)：為解決資源受限物聯(lián)網(wǎng)終端的“存儲(chǔ)墻”問(wèn)題，利用MRAM、PCM等新型存儲(chǔ)器，構(gòu)建異構(gòu)非揮發(fā)存儲(chǔ)架構(gòu)。通過(guò)研究軟、硬件協(xié)同的異構(gòu)存儲(chǔ)架構(gòu)管理技術(shù)，達(dá)到降低內(nèi)存功耗、減小I/O延時(shí)的目的。此項(xiàng)工作得到國(guó)家重點(diǎn)研發(fā)計(jì)劃、北京市科技計(jì)劃、中科院先導(dǎo)專(zhuān)項(xiàng)的支持。

AI計(jì)算加速技術(shù)：GPU、ASIC、FPGA等AI加速器是實(shí)現(xiàn)高能效AI計(jì)算的重要手段，然而受限于移動(dòng)計(jì)算環(huán)境對(duì)芯片面積、功耗等的要求，AI加速芯片片上緩存容量有限，當(dāng)計(jì)算深度模型時(shí)需要頻繁訪問(wèn)片外存儲(chǔ)，因此“內(nèi)存墻”問(wèn)題依然凸顯。該研究?jī)?nèi)容旨在研究面向AI加速芯片的近數(shù)據(jù)計(jì)算架構(gòu)，解決AI加速芯片中的存儲(chǔ)墻問(wèn)題。主要研究?jī)?nèi)容包括面向AI加速芯片的近數(shù)據(jù)計(jì)算架構(gòu)、基于新型存儲(chǔ)技術(shù)的片上高帶寬存儲(chǔ)系統(tǒng)，以及支持片上資源可重構(gòu)的指令集與系統(tǒng)軟件。