粘合萬種芯片的“萬能膠”：真是摩爾定律的續(xù)命丹嗎？

“拼接”芯片似乎已經(jīng)成了芯片圈的新“時(shí)尚”

　　蘋果3月的春季新品發(fā)布會(huì)發(fā)布了將兩塊M1 Max芯片“黏合”而成的M1 Ultra，號(hào)稱性能超越Intel頂級(jí)CPU i9-12900K和GPU性能天花板NVIDIA RTX 3090。

　　NVIDIA也在3月的GTC上公布用兩塊CPU"黏合”而成的Grace CPU超級(jí)芯片，預(yù)計(jì)性能是尚未發(fā)布的第5代頂級(jí)CPU的2到3倍。

　　更早之前，AMD在其EYPC系列CPU中，也用到了"黏合"這一步驟，讓芯片設(shè)計(jì)成本減少一半。

　　自家芯片的“黏合”似乎已經(jīng)不成問題，那么能否從全球市場上挑選出性能最優(yōu)的芯片黏合在一起，創(chuàng)造出更強(qiáng)大的芯片？

　　幾周前，能夠?qū)崿F(xiàn)芯片互連的"萬能膠"出現(xiàn)了，Intel、AMD、臺(tái)積電等芯片公司聯(lián)合成立小芯片互連產(chǎn)業(yè)聯(lián)盟，定制UCIe 1.0（Universal Chiplet Interconnect Express）標(biāo)準(zhǔn)。

　　如果將同一家芯片公司的互連方式（例如NVIDIA的NVlink）視為只能黏合一種材質(zhì)且功能單一的膠水，那么UCIe標(biāo)準(zhǔn)的提出則意味著能夠?qū)崿F(xiàn)各種芯片互連的芯片萬能膠的雛形初現(xiàn)。

　　芯片萬能膠，是否已經(jīng)有足夠的能力替代不斷微縮的晶體管，成為摩爾定律的"續(xù)命丹"？

「膠水」芯片時(shí)代的真起點(diǎn)

　　"膠水"芯片發(fā)展已經(jīng)有一段時(shí)間了，但業(yè)內(nèi)一直各自為政，由于沒有統(tǒng)一的接口標(biāo)準(zhǔn)，"膠水"芯片生態(tài)難建，大公司止步不前，小公司也不敢邁出第一步。

　　長期以來，摩爾定律的持續(xù)演進(jìn)被視為芯片性能提升的主要途徑。

　　經(jīng)歷四十多年的發(fā)展，構(gòu)成芯片的晶體管幾乎要縮小到原子級(jí)別，不僅面臨難以突破的物理極限問題，制程升級(jí)的投入產(chǎn)出比也大幅下降，業(yè)界開始尋找新的辦法提升產(chǎn)品性能，例如，通過改變封裝的方式提升晶體管密度。

　　提出摩爾定律的戈登本人也意識(shí)到了封裝的重要性，他在論文中寫道："事實(shí)證明用較小的功能模塊構(gòu)建大型系統(tǒng)可能會(huì)更經(jīng)濟(jì)，這些功能模塊將分別進(jìn)行封裝和互連。"

　　簡單來講，就是將原先生產(chǎn)好的芯片集成到一個(gè)封裝中，達(dá)到減少產(chǎn)品開發(fā)時(shí)間和成本的目的，這些芯片模塊可以是不同工藝節(jié)點(diǎn)，最終通過裸片對(duì)裸片的方式連接在一起，這一類似于用膠水將芯片連接起來而形成的模型，在業(yè)內(nèi)被稱Chiplet（可譯為芯粒、小芯片）模型。

　　多年以來，AMD、Intel、臺(tái)積電、Marvell等芯片公司已經(jīng)推出了一些類似于小芯片的設(shè)計(jì)，例如，Intel采用了稱之為Foveros的小芯片方法，推出了3D封裝的CPU平臺(tái)，該封裝方式將1個(gè)10nm的處理器內(nèi)核和4個(gè)22nm的處理器內(nèi)核封裝集成在一起；臺(tái)積電也正在開發(fā)一種被稱為集成芯片系統(tǒng)（SoIC）的技術(shù)。

　　在這些技術(shù)中，裸片對(duì)裸片的互連至關(guān)重要，即需要將一個(gè)裸片與另一個(gè)裸片"黏合"在一起，每個(gè)裸片都包含一個(gè)帶有物理接口的IP模塊，公共接口能夠讓兩個(gè)裸片形成互連。

　　在Chiplet初期的探索中，許多公司開發(fā)了具有專有接口的互連，實(shí)現(xiàn)自家芯片模型間的互連。

　　由于Chiplet的最終目標(biāo)是在內(nèi)部或多個(gè)芯片供應(yīng)商中獲得優(yōu)質(zhì)且可互操作的芯片模塊，因此Chiplet能否進(jìn)一步往前發(fā)展，取決于業(yè)內(nèi)能否出現(xiàn)一種能將不同芯片模型連接起來的標(biāo)準(zhǔn)接口，也就是能夠?qū)⒏鞣N芯片模塊黏合起來的芯片"萬能膠"。

　　今年3月初，萬能膠UCIe終于出現(xiàn)，芯片的膠水時(shí)代迎來新起點(diǎn)。

　　"每個(gè)行業(yè)開放標(biāo)準(zhǔn)的落地都會(huì)引發(fā)這個(gè)行業(yè)的爆發(fā)，遵循這一產(chǎn)業(yè)發(fā)展規(guī)律，UCIe對(duì)Chiplet的發(fā)展意義重大，是Chiplet時(shí)代到來的重要標(biāo)志。"半導(dǎo)體設(shè)備公司華封科技創(chuàng)始人王宏波向雷峰網(wǎng)(公眾號(hào)：雷峰網(wǎng))表示。

　　"Chiplet在業(yè)內(nèi)推廣了很多年，一直在宣傳，但一直沒有推進(jìn)產(chǎn)業(yè)化，很大一部分原因就是在等待標(biāo)準(zhǔn)建立。如果選擇了一個(gè)錯(cuò)誤的標(biāo)準(zhǔn)，成果就得不到市場的認(rèn)可，會(huì)白白浪費(fèi)很多精力。"芯原股份創(chuàng)始人、董事長兼總裁戴偉民說道。

　　不過，在UCIe確立之前，業(yè)內(nèi)已有各種各樣的接口類型，"萬能膠"的出現(xiàn)是否意味著那些曾在Chiplet領(lǐng)域有過探索的芯片公司們此前的努力都白費(fèi)了？

　　王宏波認(rèn)為，Chiplet只是表示通過先進(jìn)封裝的方式將不同的芯片模塊連接起來。"在Chiplet發(fā)展初期，各家都會(huì)根據(jù)自家的產(chǎn)品需求對(duì)Chiplet進(jìn)行獨(dú)立的投入和研究，先各自在某些方面取得技術(shù)突破后，再匯聚成行業(yè)標(biāo)準(zhǔn)，這是正常的發(fā)展過程。"

　　晶方科技副總經(jīng)理劉宏鈞認(rèn)為，UCIe標(biāo)準(zhǔn)的制定，一定會(huì)用到部分原來已經(jīng)定義過的協(xié)議、熟悉的協(xié)議，但也有一些新的標(biāo)準(zhǔn)和封裝集成方式需要重新定義，以實(shí)現(xiàn)更好的互操作性。“UCIe并不推翻業(yè)界之前的工作，而是將小芯片互聯(lián)的技術(shù)標(biāo)準(zhǔn)化了。"

　　要理解UCIe對(duì)Chiplet時(shí)代即將產(chǎn)生的積極作用，可以將其同PCIe進(jìn)行類比，在協(xié)議層上甚至可以將UCIe理解為PCIe在縮微互聯(lián)結(jié)構(gòu)上的延伸。

　　"之前的PCIe解決了電腦系統(tǒng)與周邊設(shè)備的數(shù)據(jù)傳輸問題，UCIe解決的是小芯片和小芯片，封裝片上獨(dú)立模塊與模塊之間的數(shù)據(jù)傳輸問題，如果沒有統(tǒng)一的電氣信號(hào)標(biāo)準(zhǔn)，就不會(huì)形成多家企業(yè)共同完成系統(tǒng)集成的生態(tài)合作，如果沒有合作，入局Chiplet的單個(gè)企業(yè)就很難完成行業(yè)發(fā)展所需的生態(tài)建設(shè)。"劉宏鈞說到。

　　王宏波也表達(dá)了同樣的觀點(diǎn)，"PC時(shí)代，Intel主導(dǎo)建立的x86體系就有一系列標(biāo)準(zhǔn)，例如：PCIe標(biāo)準(zhǔn)，可以讓其他家的產(chǎn)品能夠同Intel的CPU分工協(xié)作，x86體系的一系列標(biāo)準(zhǔn)，構(gòu)建了整個(gè)PC時(shí)代的硬件體系，到了Chiplet時(shí)代，其實(shí)是將PC時(shí)代建立生態(tài)體系的邏輯縮小復(fù)刻到芯片中，Chiplet作為一個(gè)芯片組合，也需要靠UCIe標(biāo)準(zhǔn)將不同公司的芯片設(shè)計(jì)方便的組合在一個(gè)芯片中，通過這種方式建立生態(tài)并推動(dòng)整個(gè)行業(yè)向前發(fā)展。"

　　不過，PCIe經(jīng)歷了十多年的發(fā)展才成為主流，UCIe1.0的出現(xiàn)只是Chiplet時(shí)代真正到來的起點(diǎn)，距離Chiplet真正成為主流也還有一段路要走。即便是強(qiáng)大如Intel，也需要花費(fèi)大量的時(shí)間和精力才能實(shí)現(xiàn)量產(chǎn)。

工藝實(shí)現(xiàn)成第一難，工程費(fèi)用無人愿承擔(dān)

　　"事實(shí)上Chiplet的發(fā)展，最大的難度不是在協(xié)議制定上，而是在產(chǎn)品定義以及制造環(huán)節(jié)，統(tǒng)一協(xié)議和標(biāo)準(zhǔn)是為了降低研發(fā)成本和加快市場應(yīng)用。"創(chuàng)享投資的投資總監(jiān)劉凌韜向雷峰網(wǎng)表示。

　　劉宏鈞持有同樣的觀點(diǎn)，他認(rèn)為雖然UCIe統(tǒng)一標(biāo)準(zhǔn)的建立為產(chǎn)業(yè)界指明了方向，但在具體物理層指標(biāo)帶來的工藝能力要求和大規(guī)模制造環(huán)節(jié)仍然有不少挑戰(zhàn)，例如封裝體中多層材料的堆疊，從硅之間的堆疊到硅、有機(jī)材料、金屬等多種材料。

　　"將這些材料連接起來需要細(xì)小的引線和線寬，復(fù)雜度高，良率受制程影響大，成本也會(huì)很高。"劉宏鈞說到。

　　以Intel的EMIB為例，從Intel所發(fā)布的公開論文中可以發(fā)現(xiàn)，EMIB在工藝實(shí)現(xiàn)上面臨不少難題，需要進(jìn)行材料和工藝的開發(fā)，其硅橋的設(shè)計(jì)工作需要由懂材料、懂封裝、懂制程和懂信號(hào)完整性的資深工程師們來共同實(shí)現(xiàn)。

　　另外，晶圓制造材料、設(shè)備都需要進(jìn)行改進(jìn)，其時(shí)間和成本是除蘋果、Intel等頭部芯片公司之外無法承受的。

　　不僅如此，即便是有了UCIe這芯片萬能膠，"Chiplet在哪里"的問題也難以解決。

　　"UCIe之后，Chiplet面臨的是Chiplet供應(yīng)商和應(yīng)用商誰先邁出第一步的問題。這也是一個(gè)'雞與蛋'的問題。Chiplet供應(yīng)商較為關(guān)心的是Chiplet一次性工程費(fèi)用（NRE）該由誰來承擔(dān)，而應(yīng)用商則擔(dān)心是否有足夠豐富的Chiplet可以應(yīng)用，以及Chiplet產(chǎn)品的性價(jià)比何時(shí)能最先驗(yàn)證。"戴偉民說到。

　　正因如此，即便是有了UCIe這一標(biāo)準(zhǔn)，大家也容易停留在觀望階段，都在等待第一個(gè)吃螃蟹的人出現(xiàn)。"芯原正在與有意向使用Chiplet的企業(yè)積極溝通，并嘗試探索向潛在客戶'眾籌'Chiplet的方案，有望盡快打破僵局。"戴偉民補(bǔ)充道。

續(xù)命摩爾定律，萬能膠芯片不萬能

　　拋開工藝難題，芯片萬能膠普及的關(guān)鍵在于，能否延續(xù)摩爾定律給芯片公司們更大價(jià)值。

　　從產(chǎn)業(yè)鏈角度，一方面，Chiplet作為半導(dǎo)體產(chǎn)業(yè)的技術(shù)趨勢，需要各家芯片公司都在自己的位置上做最擅長的工作，通過分工協(xié)作減少Chiplet芯片與市場需求匹配的時(shí)間和周期，因此芯片公司之間的連接會(huì)更加緊密，另一方面，芯片萬能膠似乎正在改寫芯片公司或芯片產(chǎn)品的評(píng)價(jià)體系或維度。

　　"一直以來，最先進(jìn)的前道晶圓工藝節(jié)點(diǎn)往往是芯片最佳性能的象征，最先進(jìn)的工藝節(jié)點(diǎn)往往引領(lǐng)芯片性能發(fā)展的潮流。但到了Chiplet時(shí)代，單個(gè)先進(jìn)工藝節(jié)點(diǎn)的競爭力有可能被多芯片異構(gòu)系統(tǒng)集成取代，異構(gòu)集成能力逐漸成為評(píng)價(jià)一家芯片設(shè)計(jì)或制造公司的新標(biāo)準(zhǔn)。"劉宏鈞補(bǔ)充到。

　　"也正因如此，Intel主導(dǎo)參與了UCIe標(biāo)準(zhǔn)的建立，以期構(gòu)建一個(gè)圍繞Chiplet技術(shù)的生態(tài)圈，對(duì)其IDM2.0戰(zhàn)略升級(jí)而言至關(guān)重要。"

　　值得一提的是，當(dāng)先進(jìn)制程對(duì)芯片性能提升的重要性程度被削弱時(shí)，對(duì)于在晶圓制造領(lǐng)域并不領(lǐng)先的中國大陸芯片產(chǎn)業(yè)的發(fā)展有利，尤其是中國大陸在先進(jìn)封測領(lǐng)域位居世界前列，Chiplet時(shí)代有望占據(jù)一定優(yōu)勢。

　　"相比先進(jìn)制造，在先進(jìn)封裝上，中國與國際先進(jìn)水平的差距并不大，Chiplet的出現(xiàn)對(duì)我國芯片產(chǎn)業(yè)的發(fā)展有利。"戴偉民說道。

　　從成本優(yōu)勢的角度來看，盡管AMD、Intel已經(jīng)證明了多芯片架構(gòu)具有一定的經(jīng)濟(jì)性，但實(shí)際上，與微縮晶體管相比，芯片萬能膠并不是在所有時(shí)候都能帶來最大的成本優(yōu)勢。

　　清華大學(xué)交叉院博士研究生馮寅瀟和清華大學(xué)交叉院助理教授馬愷聲發(fā)表了一篇有關(guān)Chiplet成本計(jì)算的論文，通過建立Chiplet精算師的成本模型對(duì)多芯片集成系統(tǒng)的成本效益進(jìn)行精準(zhǔn)評(píng)估。

　　結(jié)果發(fā)現(xiàn)，現(xiàn)階段的Chiplets方案只有在800平方毫米的大芯片上才真正有收益，且工藝制程越先進(jìn)，收益效果越明顯。對(duì)于5nm芯片系統(tǒng)，當(dāng)產(chǎn)量達(dá)到2千萬時(shí)，多芯片架構(gòu)才開始帶來回報(bào)。

　　戴偉民也表示，不是所有芯片都適合用chiplet的方式，不要為了拆分而拆分，不少情況下單顆集成的系統(tǒng)芯片（SoC),如基于FD-SOI工藝集成射頻無線連接功能的物聯(lián)網(wǎng)系統(tǒng)芯片，更有價(jià)值。

　　”平板電腦應(yīng)用處理囂，自動(dòng)駕駛域處理器，數(shù)據(jù)中心應(yīng)用處理器將是Chiplet率先落地的三個(gè)領(lǐng)域。也是解決chiplet‘雞’和‘蛋’的問題的原動(dòng)力。”

　　也就是說，雖然Chiplet有能力延續(xù)摩爾定律，但對(duì)于絕大多數(shù)不太先進(jìn)的芯片公司而言，是沒有必要早早就為芯片萬能膠買單。因此也就能夠理解，為何UCIe產(chǎn)業(yè)聯(lián)盟是由幾家芯片巨頭攜手共建的了。

　　但不可否認(rèn)的是，性能、功耗和面積的升級(jí)依然是芯片界向前發(fā)展的目標(biāo)，隨著越來越多的終端產(chǎn)品開始用得起更加先進(jìn)的工藝制程時(shí)，芯片萬能膠主流時(shí)代就不會(huì)再遙遠(yuǎn)。

　　會(huì)有那么一天，但芯片萬能膠的復(fù)用能力達(dá)到一定水平時(shí)，就有能力完全戰(zhàn)勝晶體管集成了。