新思科技ARC EV處理器助力京瓷公司成功推出AI技術(shù)多功能打印機SoC

　　要點：京瓷辦公信息系統(tǒng)公司采用高性能DesignWare ARC EV6x處理器IP核和MetaWare EV開發(fā)工具包，實現(xiàn)了其智能多功能產(chǎn)品SoC的差異化DesignWare EV6x視覺處理器可集成1到4個512位矢量DSP和一個卷積神經(jīng)網(wǎng)絡(luò)引擎，可為各種視覺應(yīng)用提供可擴展性能MetaWare EV開發(fā)工具包是支持TensorFlow、Caffe、ONNX、OpenCL C、OpenVX和OpenCV標準的一整套工具，可簡化應(yīng)用軟件開發(fā)流程

　　新思科技近日宣布，總部位于日本大阪的京瓷辦公信息系統(tǒng)公司（京瓷公司）采用新思科技DesignWare?ARC?EV6x嵌入式視覺處理器IP核，結(jié)合卷積神經(jīng)網(wǎng)絡(luò)（CNN）引擎和ARC MetaWare?EV開發(fā)工具包，實現(xiàn)了其新多功能產(chǎn)品（MFP）SoC的一次流片成功。通過使用新思科技的可編程ARC EV處理器，京瓷公司成功集成了超分辨率等高性能人工智能（AI）處理功能，能夠靈活支持未來AI模型。此外，京瓷公司還部署了新思科技HAPS?基于FPGA的原型驗證系統(tǒng)，以加速ARC EV軟件開發(fā)、SoC集成和系統(tǒng)驗證。

　　京瓷公司軟件開發(fā)事業(yè)部總經(jīng)理Michihiro Okada表示：“在我們的MFP SoC中實現(xiàn)高級AI功能需要高性能、低功耗的處理器IP核和高質(zhì)量的工具鏈，讓我們能夠在并行開發(fā)SoC的同時找到并測試AI算法。只有新思科技的DesignWare ARC EV處理器IP核和成熟的MetaWare EV工具包才能滿足我們對擴展性、性能和面積的要求?！?/p>

　　DesignWare ARC EV6x處理器系列集成了標量、矢量DSP和卷積神經(jīng)網(wǎng)絡(luò)處理單元，可實現(xiàn)高度精確和快速的視覺處理。EV6x處理器支持多種已被廣泛采用的卷積神經(jīng)網(wǎng)絡(luò)，包括SR-GAN、MobileNET、Yolo、GoogLeNet、SSD和ResNet。為了簡化軟件應(yīng)用程序開發(fā)，EV6x處理器由一套全面的工具和軟件DesignWare ARC MetaWare EV開發(fā)工具包所支持。工具包內(nèi)包括MetaWare NN編譯器，可對使用Tensorflow或Pytorch等流行框架進行訓練的神經(jīng)網(wǎng)絡(luò)進行分析，并為可編程的卷積神經(jīng)網(wǎng)絡(luò)自動生成可執(zhí)行程序。

　　新思科技IP核營銷和戰(zhàn)略高級副總裁John Koeter表示：“隨著新興的人工智能應(yīng)用被納入最新的高性能神經(jīng)網(wǎng)絡(luò)，開發(fā)者需要卓越的硬件技術(shù)和軟件工具才能實現(xiàn)SoC的按時交付。我們的AI優(yōu)化型IP核解決方案能夠?qū)崿F(xiàn)快速準確的視覺處理，協(xié)助京瓷公司等企業(yè)更快構(gòu)建有競爭力的產(chǎn)品，并顯著降低風險?！?/p>

供貨情況和其他資源

　　DesignWare ARC EV處理器、ARC MetaWare EV開發(fā)工具包和HAPS?基于FPGA的原型驗證系統(tǒng)現(xiàn)已推出。成功案例：DesignWare處理器IP核助力京瓷公司實現(xiàn)按需超級分辨率圖像處理SoC一次流片成功網(wǎng)站：ARC EV Processor IP核、ARC MetaWare EV Development Toolkit和HAPS-80 FPGA-Based Prototyping博客：How AI Brings New Life to Low-Resolution Images（人工智能如何讓低分辨率圖像重獲新生）文章：Enhance Image!Real-time Super Resolution with ARC EV Processor IP核（提升圖片質(zhì)量！ARC EV處理器IP核實現(xiàn)實時超高分辨率）

新思科技DesignWare IP核簡介

　　新思科技是提供面向片上系統(tǒng)(SoC)設(shè)計的高質(zhì)量硅驗證IP核解決方案的領(lǐng)先供應(yīng)商。廣義上的DesignWare IP核組合包括邏輯庫、嵌入式存儲器、PVT傳感器、嵌入式測試、模擬IP核、有線和無線接口IP核、安全IP核、嵌入式處理器和子系統(tǒng)。為了加速原型設(shè)計、軟件開發(fā)以及將IP核整合進芯片，新思科技IP核Accelerated計劃提供IP核原型設(shè)計套件、IP核軟件開發(fā)套件和IP核子系統(tǒng)。新思科技對IP核質(zhì)量的廣泛投資、全面的技術(shù)支持以及強大的IP核開發(fā)方法使設(shè)計人員能夠降低整合風險，并加快上市時間。DesignWare IP核的更多相關(guān)信息請見www.synopsys.com/designware。