5G L1處理芯片的技術(shù)挑戰(zhàn)及CEVA的IP特色

1   關(guān)注的5G技術(shù)與應(yīng)用

CEVA 提供面向UE /終端側(cè)和蜂窩基礎(chǔ)設(shè)施的L1處理的領(lǐng)先IP，目標(biāo)客戶是設(shè)計和制造L1調(diào)制解調(diào)器的SoC和ASIC的企業(yè)。

CEVA 的UE產(chǎn)品瞄準(zhǔn)廣大范圍的應(yīng)用，從用于智能手機(jī)和終端的高端5GEMBB設(shè)備，到用于工業(yè)和可穿戴設(shè)備等5G 垂直應(yīng)用的極低功耗設(shè)備，其中包括將于日后面世的Release 17 RedCap ( 降低容量5G)。

UE 基帶芯片器件市場歷來是高度整合的，然而，新的參與者正在尋求將5G 調(diào)制解調(diào)器集成到終端設(shè)備中，以用于多種垂直應(yīng)用。

對于蜂窩基礎(chǔ)架構(gòu)，CEVA專注于開發(fā)L1處理平臺，涵蓋從宏蜂窩基帶單元到大規(guī)模MIMO無線電單元，以及多合一小型蜂窩的廣泛應(yīng)用范圍。CEVA與一級OEM廠商建立了牢固的合作伙伴關(guān)系，這些廠商在CEVA的基帶DSP上構(gòu)建ASIC基帶處理。

隨著Open RAN拓?fù)涞某霈F(xiàn)，新的OEM廠商進(jìn)入5G基礎(chǔ)設(shè)施市場。這些廠商需要新的芯片解決方案來代替昂貴且效率低下的FPGA實施方案。另一個重要的趨勢是需要高效的硅器件來處理大型MIMO系統(tǒng)的射頻處理。

CEVA戰(zhàn)略技術(shù)總監(jiān) Nir Shapira

2   5G L1處理的挑戰(zhàn)

5G L1處理非常復(fù)雜，對于吞吐量、延遲和功效提出了具有極大挑戰(zhàn)性的要求。5G L1要求解決方案具有可擴(kuò)展性和靈活性，以便能夠應(yīng)對不斷演進(jìn)的3GPP 標(biāo)準(zhǔn)。相比現(xiàn)今廣泛使用的可用COTS處理平臺和FPGA，使用最先進(jìn)的基帶DSP( 作為定制ASIC或ASSP的一部分) 可提高效率和降低成本。

許多新進(jìn)入市場的廠商缺乏設(shè)計完整L1子系統(tǒng)所需的資源或?qū)I(yè)知識，因為設(shè)計L1子系統(tǒng)所需要的專業(yè)知識比DSP或CPU設(shè)計要多得多。一個高效的處理平臺必須為大部分的用戶層數(shù)據(jù)路徑提供硬件加速功能。

CEVA是提供完整基帶處理平臺的獨樹一幟IP供應(yīng)商，這些IP為新進(jìn)入市場者提供了巨大的價值，可以顯著降低風(fēng)險和縮短上市時間。

3   CEVA的解決方案

CEVA 擁有開發(fā)基帶矢量DSP 的悠久傳統(tǒng)，作為其CEVA-XC 架構(gòu)的一部分。最新成員CEVA-XC16 是市場上最強(qiáng)大的DSP，采用了獨特的多線程架構(gòu)，并且是專為滿足5G 基站處理的巨大需求而設(shè)計的。

另一個XC 系列成員CEVA-XC4 500 已經(jīng)提供授權(quán)許可數(shù)十次，用于從智能手機(jī)、FWA 和V2X 到蜂窩基站的廣泛應(yīng)用。

除了DSP 內(nèi)核之外，CEVA 還提供完整的L1 平臺，可為UE 和終端提供完整的異構(gòu)PentaG IP 平臺，其中包括矢量DSP、標(biāo)量控制器、協(xié)處理器和硬件加速器。

同樣，對于基礎(chǔ)設(shè)施，CEVA 還提供面向基帶單元(DU)、射頻單元和小型蜂窩的參考設(shè)計。這些平臺支持包含新興O-RAN 前端接口的所有網(wǎng)絡(luò)拓?fù)洹?/p>

（本文來源于《電子產(chǎn)品世界》雜志社2021年6月期）