新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 業(yè)界動(dòng)態(tài) > Ashling宣布RiscFree支持Arm和RISC-V的同時(shí)調(diào)試

Ashling宣布RiscFree支持Arm和RISC-V的同時(shí)調(diào)試

作者: 時(shí)間:2020-10-27 來源:EEWORD 收藏

  Ashling是一家嵌入式開發(fā)工具提供商,日前宣布在Ashling的RiscFree中為異構(gòu)多核開發(fā)提供高級支持IDE和調(diào)試器。該解決方案允許復(fù)雜的多架構(gòu)、多核異構(gòu)項(xiàng)目的開發(fā)人員使用連接到多核目標(biāo)設(shè)備的單個(gè)調(diào)試探針。

本文引用地址:http://2s4d.com/article/202010/419671.htm  越來越多的設(shè)計(jì)師開始轉(zhuǎn)向多核設(shè)計(jì),并將不同的處理器架構(gòu)(即異構(gòu)內(nèi)核)集成到單個(gè)SoC上。隨著工業(yè)、汽車、醫(yī)療、電信、人工智能和物聯(lián)網(wǎng)設(shè)計(jì)的發(fā)展和需求,SoC設(shè)計(jì)變得越來越復(fù)雜,需要組合多個(gè)CPU核(如)已成為一種必須,而不僅僅是奢侈品,以滿足新興市場的需求,包括功能、性能和功耗要求。
  Ashling RiscFree IDE現(xiàn)在為嵌入式開發(fā)市場提供了一個(gè)工具集,使用一個(gè)調(diào)試器實(shí)例,使用JTAG或 SWD Coresight核心調(diào)試接口編程和調(diào)試Arm和嵌入式設(shè)備的任何組合。
  “我們很高興宣布RiscFree與我們的Arm和RISC-V客戶和生態(tài)系統(tǒng)合作伙伴密切合作,為Arm和RISC-V設(shè)備提供多核、同步調(diào)試支持?!盇shling董事總經(jīng)理Hugh O'Keeffe表示,“隨著多核設(shè)計(jì)的激增,我們相信Arm和RISC-V內(nèi)核SoC的結(jié)合將在包括人工智能和基于物聯(lián)網(wǎng)的設(shè)計(jì)在內(nèi)的市場上建立強(qiáng)有力的立足點(diǎn)?!?br/>  結(jié)合Ashling的硬件調(diào)試和跟蹤探針,RiscFree在同一個(gè)調(diào)試實(shí)例中提供專用的調(diào)試視圖,允許同時(shí)對所有目標(biāo)核心進(jìn)行可見性和控制。


關(guān)鍵詞: RISC-V Arm

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉