三星2021年量產(chǎn)3nm工藝 性能提升35%

在智能手機(jī)、存儲(chǔ)芯片業(yè)務(wù)陷入競(jìng)爭不利或者跌價(jià)的困境之時(shí)，三星也將業(yè)務(wù)重點(diǎn)轉(zhuǎn)向邏輯工藝代工。在今天的三星晶圓代工SFF美國分會(huì)上，三星宣布四種FinFET工藝，涵蓋了7nm到4nm，再往后則是3nm GAA工藝了，通過使用全新的晶體管結(jié)構(gòu)可使性能提升35%、功耗降低50%，芯片面積縮小45%。

目前先進(jìn)半導(dǎo)體制造工藝已經(jīng)進(jìn)入10nm節(jié)點(diǎn)以下，臺(tái)積電去年率先量產(chǎn)7nm工藝，但沒有EUV光刻工藝，三星則選擇了直接進(jìn)入7nm EUV工藝，進(jìn)度上要比臺(tái)積電落后一年，不過三星現(xiàn)在要加速追趕了。

除了7nm FinFET工藝之外，三星還規(guī)劃了另外三種FinFET工藝——6nm、5nm、4nm，今年將完成6nm工藝的批量生產(chǎn)，并完成4nm工藝的開發(fā)。

今年4月份將完成5nm工藝的產(chǎn)品設(shè)計(jì)，下半年準(zhǔn)備就緒，2020年三星將量產(chǎn)5nm工藝，這個(gè)進(jìn)度差不多就跟臺(tái)積電量產(chǎn)5nm工藝的時(shí)間同步了，后者也是2020年量產(chǎn)5nm工藝。

4nm工藝之后三星將進(jìn)入3nm節(jié)點(diǎn)，官方稱之為3GAE工藝，不過3nm工藝時(shí)代不再使用FinFET晶體管，而是使用全新的晶體管結(jié)構(gòu)——GAA（Gate-All-Around環(huán)繞柵極）晶體管，通過使用納米片設(shè)備制造出了MBCFET（Multi-Bridge-Channel FET，多橋-通道場(chǎng)效應(yīng)管），該技術(shù)可以顯著增強(qiáng)晶體管性能，主要取代FinFET晶體管技術(shù)。

此外，MBCFET技術(shù)還能兼容現(xiàn)有的FinFET制造工藝的技術(shù)及設(shè)備，從而加速工藝開發(fā)及生產(chǎn)。雖然三星官方?jīng)]有明確3GAE工藝量產(chǎn)時(shí)間，不過2021年量產(chǎn)是大概率事件。

與7nm技術(shù)相比，三星的3GAE工藝旨在將芯片面積減少45％，功耗降低50％或性能提高35％?；贕AA的工藝節(jié)點(diǎn)有望在下一代應(yīng)用中廣泛采用，例如移動(dòng)、網(wǎng)絡(luò)通訊、汽車電子、人工智能（AI）和IoT物聯(lián)網(wǎng)等。

目前三星還在開發(fā)3GAE工藝中，不過他們4月份就發(fā)布了3GAE工藝的PDK 1.0工藝設(shè)計(jì)套件，旨在幫助客戶盡早開始設(shè)計(jì)工作，提高設(shè)計(jì)競(jìng)爭力，同時(shí)縮短周轉(zhuǎn)時(shí)間（TAT）。

除了上述先進(jìn)工藝之外，三星在低功耗的FD-SOI工藝上也會(huì)繼續(xù)深入開發(fā)，今年會(huì)完成28FDS工藝后續(xù)的18FDS工藝以及1Gb容量的eMRAM存儲(chǔ)芯片后續(xù)的開發(fā)。