UltraSoC全新集成化多核調(diào)試、可視化和數(shù)據(jù)科學(xué)/分析套件擴(kuò)展其工具產(chǎn)品線

　　UltraSoC今日宣布推出完整的集成開(kāi)發(fā)環(huán)境(IDE)UltraDevelop 2，它為系統(tǒng)級(jí)芯片(SoC)開(kāi)發(fā)團(tuán)隊(duì)提供了將全面的調(diào)試、運(yùn)行控制和性能調(diào)整與先進(jìn)的可視化和數(shù)據(jù)科學(xué)功能相結(jié)合的能力。通過(guò)融合UltraSoC合作伙伴Imperas和Percepio的技術(shù)，UltraDevelop 2釋放出了UltraSoC系統(tǒng)級(jí)片上監(jiān)控和分析基礎(chǔ)架構(gòu)的潛力，通過(guò)提供可操作的內(nèi)在信息來(lái)大幅降低開(kāi)發(fā)成本和縮短達(dá)成收入的時(shí)間，并提高產(chǎn)品的質(zhì)量。

　　新的UltraDevelop工具套件為SoC開(kāi)發(fā)和調(diào)試提供了一種全面的、系統(tǒng)級(jí)的方法，從而支持工程師在任何抽象級(jí)別上去查看和分析硬件、固件和軟件間的相互關(guān)聯(lián)行為，并根據(jù)當(dāng)前的任務(wù)在視圖和工具之間去進(jìn)行交互性地切換。UltraSoC新開(kāi)發(fā)的數(shù)據(jù)分析擴(kuò)展項(xiàng)提供了諸如異常檢測(cè)、熱點(diǎn)圖分析和根本原因分析等先進(jìn)功能?；赑ercepio Tracealyzer工具的可視化功能可為工程師提供硬件操作和高階軟件執(zhí)行的集成化可視性。而加入Imperas的MPD調(diào)試器，則可為當(dāng)今的多核、多線程平臺(tái)提供支持，包括那些將基于不同CPU架構(gòu)的內(nèi)核組合到復(fù)雜異構(gòu)系統(tǒng)之中的器件。

　　基于行業(yè)標(biāo)準(zhǔn)的Eclipse平臺(tái)，UltraDevelop 2提供了一個(gè)其中包含單步和斷點(diǎn)代碼執(zhí)行狀態(tài)的集成化可視環(huán)境，可用于SoC內(nèi)硬件結(jié)構(gòu)上的多個(gè)處理器、指令跟蹤、以及實(shí)時(shí)和協(xié)議自適應(yīng)的總線監(jiān)控。工程師可以同時(shí)查看諸如內(nèi)存控制器和互連/ NoC等硬件結(jié)構(gòu)行為，以及所有通過(guò)多個(gè)不同內(nèi)核的、甚至是不同架構(gòu)的軟件執(zhí)行。簡(jiǎn)單單核調(diào)試的設(shè)計(jì)人員可以訪問(wèn)相同的集成化調(diào)試功能，同時(shí)使用開(kāi)源GDB調(diào)試器。

　　UltraDevelop 2的架構(gòu)可為SoC設(shè)計(jì)人員在選擇開(kāi)發(fā)平臺(tái)時(shí)提供平衡功能和靈活性的最優(yōu)方案。它包括一個(gè)調(diào)試適配器庫(kù)，它可以對(duì)來(lái)自多家供應(yīng)商的20多種處理器內(nèi)核架構(gòu)進(jìn)行實(shí)時(shí)運(yùn)行控制，這些供應(yīng)商包括Arm、MIPS和RISC-V(由Andes、Esperanto和SiFive開(kāi)發(fā))等。在統(tǒng)一的Eclipse環(huán)境中，工程師團(tuán)隊(duì)可以從諸如Lauterbach等UltraSoC現(xiàn)有合作伙伴中選擇去部署第三方工具，這些合作伙伴從底層就支持UltraSoC硬件功能，或者他們也可以選擇UltraSoC提供的預(yù)集成配置。

　　通過(guò)添加新的分析和數(shù)據(jù)科學(xué)功能，UltraSoC獨(dú)立于供應(yīng)商的、系統(tǒng)級(jí)的硬件/軟件調(diào)試方法得到了顯著增強(qiáng)。UltraDevelop 2提供了一套可以對(duì)片上行為進(jìn)行詳細(xì)大數(shù)據(jù)分析的模塊，可實(shí)現(xiàn)包括異常檢測(cè)、熱圖分析和根本原因分析。這些包括案例應(yīng)用和配置，例如用于諸如ISO26262和其他標(biāo)準(zhǔn)中強(qiáng)制實(shí)施的嚴(yán)格驗(yàn)證和確認(rèn)等功能安全性、檢測(cè)漏洞或不必要的互動(dòng)的網(wǎng)絡(luò)安全、以及諸如識(shí)別多線程軟件棧中的低效率和在高性能計(jì)算環(huán)境中導(dǎo)致“長(zhǎng)尾”錯(cuò)誤的、難以發(fā)現(xiàn)的狀態(tài)等性能優(yōu)化。

　　UltraDevelop 2用戶可以通過(guò)一系列腳本(Python)化模組來(lái)擴(kuò)展這些功能、自定義框架和配置測(cè)試系統(tǒng)，這些模組可以直接訪問(wèn)UltraSoC片上監(jiān)視器提供的數(shù)據(jù)。這些也提供了諸如終端服務(wù)等配置選項(xiàng)和更高級(jí)別的功能。

　　在UltraDevelop 2中加入的Percepio的Tracealyzer工具，為UltraDevelop套件帶來(lái)了強(qiáng)大的數(shù)據(jù)分析和可視化功能，這使得硬件和軟件開(kāi)發(fā)兩者相互結(jié)合。Tracealyzer工具“了解”軟件或?qū)崟r(shí)操作系統(tǒng)(RTOS)中高級(jí)事件的含義，連接相關(guān)事件和可視環(huán)境，并通過(guò)對(duì)系統(tǒng)級(jí)操作進(jìn)行高度直觀的、視覺(jué)化的展望，補(bǔ)充了UltraSoC硬件監(jiān)視器收集的信息。它集成了一個(gè)非?？焖俸托∏傻臄?shù)據(jù)庫(kù)，可以有效地顯示、過(guò)濾或分析TB級(jí)的Trace文件。

　　通過(guò)集成Imperas的MPD，可允許UltraDevelop 2用戶在一個(gè)平臺(tái)中同時(shí)對(duì)多個(gè)應(yīng)用處理器進(jìn)行調(diào)試，包括單核、多核和多線程變量。外設(shè)可以同時(shí)與應(yīng)用一起調(diào)試，讓開(kāi)發(fā)人員看到運(yùn)行在平臺(tái)和應(yīng)用代碼的上下文中的外設(shè)，并進(jìn)一步擴(kuò)展UltraDevelop 2的硬件/軟件協(xié)同開(kāi)發(fā)能力。這項(xiàng)集成是兩家公司于2018年6月宣布建立廣泛合作伙伴關(guān)系中的一部分，這將把嵌入式分析和虛擬平臺(tái)技術(shù)結(jié)合在一起形成強(qiáng)大的合力，并推動(dòng)統(tǒng)一的系統(tǒng)級(jí)流片前和流片后硅開(kāi)發(fā)流程。

　　為了進(jìn)一步實(shí)現(xiàn)為開(kāi)發(fā)人員帶來(lái)更高選擇性和靈活性的目標(biāo)，并為了支持可擴(kuò)展性，UltraDevelop 2利用了行業(yè)標(biāo)準(zhǔn)接口，如Eclipse目標(biāo)通信框架(TCF)、GDB遠(yuǎn)程串行協(xié)議(RSP)和壓縮類型格式( CTF)，以及MI這種通常用于在調(diào)試器后端和IDE前端之間進(jìn)行通信的機(jī)器接口層。 此外，UltraSoC利用OpenOCD項(xiàng)目并添加自定義擴(kuò)展，以通過(guò)其片上監(jiān)控和分析硬件來(lái)提供調(diào)試支持，并將結(jié)果發(fā)布回開(kāi)源社區(qū)以支持下一步的開(kāi)發(fā)。

　　UltraDevelop 2將于2019年第一季度向個(gè)別客戶提供，不久后將全面上市。