高性能多核DSP的電源方案設(shè)計(jì)與調(diào)試

摘要：針對TI多核DSP電源可變電壓、上電順序復(fù)雜等特點(diǎn)，以UCD9222為核心控制器，給出了多核DSP電源的實(shí)現(xiàn)方案。介紹了UCD9222硬件設(shè)計(jì)上的關(guān)鍵要點(diǎn)，通過給出的實(shí)際調(diào)試實(shí)例，進(jìn)一步分析了在使用UCD9222數(shù)字電源中遇到的問題，解決了啟動(dòng)過流錯(cuò)誤以及地彈噪聲過大的問題。解決方案保證了多核DSP的正常工作，對其他數(shù)字電源的設(shè)計(jì)與調(diào)試有一定參考意義。

引言

隨著無線通信技術(shù)的發(fā)展，復(fù)雜調(diào)制方式與編碼格式的使用使得多核數(shù)字信號(hào)處理器(Digital Signal Processor，DSP)的應(yīng)用越來越廣泛。電源是多核DSP設(shè)計(jì)的

基礎(chǔ)，也是多核DSP系統(tǒng)設(shè)計(jì)的一個(gè)重點(diǎn)。

為了保證電路工作正常，電源系統(tǒng)必須做到：①穩(wěn)定，在任何情況下都應(yīng)正常工作;②電壓、上電順序、功率、紋波等滿足負(fù)載需求，保證多核DSP達(dá)到最好的工作性能;③擁有良好電磁兼容性，盡量少地影響其他器件的正常工作。除此之外，采用多核架構(gòu)后，低功耗設(shè)計(jì)是必須考慮的因素。

本文提出一種針對TI公司的高性能多核Keystone DSP的電源設(shè)計(jì)方案，并通過具體調(diào)試和測試，保證了多核DSP的高性能應(yīng)用的穩(wěn)定性。

1 Keystone DSP簡介以及電源需求分析

Keystone DSP是TI公司推出的多核DSP，主要包括TMS320C66x系列定點(diǎn)以及浮點(diǎn)高性能DSP。Keystone DSP采用多核架構(gòu)，每個(gè)內(nèi)核在1.2 GHz工作頻率下可以實(shí)現(xiàn)38.4 GM AC以及19.2 GFLOPS的性能，片上交互網(wǎng)絡(luò)帶寬達(dá)到2 Tbps。Keystone DSP包含一系列協(xié)處理器，包括FFT加速器、Turbo編解碼器以及Viterbi譯碼器等。

Keystone DSP的電源主要包括固定電壓1.8 V、1.5 V、1.0 V以及可變的0.9～1.1 V核心電壓。這些電源的最大功率可以通過TI提供的工具進(jìn)行估算。這4種電源的主要功能以及電源所需要滿足的要求詳見表1。

其中可變的核心電壓使用VID接口向外部發(fā)出改變電壓的指令，電源必須能夠根據(jù)VID指令來進(jìn)行電壓調(diào)節(jié)。Keystone DSP目前只支持SmartReflect Class 0的動(dòng)態(tài)電壓調(diào)整模式，在上電后提供初始電壓(小于1.02 V)，然后在加載程序前根據(jù)程序的負(fù)載量作一次調(diào)節(jié)。

對于大部分無線通信以及醫(yī)療儀器應(yīng)用，必須考慮開關(guān)電源的電磁兼容性問題，因?yàn)檫@些應(yīng)用通常包括比較敏感的模擬前端。開關(guān)電源的電流通常比較大，不合理的布局以及器件選型會(huì)導(dǎo)致電磁兼容性問題。

2 數(shù)字電源硬件設(shè)計(jì)

Keystone DSP電源設(shè)計(jì)的難點(diǎn)主要集中在其核心電壓電源上：

①對于4核Keystone DSP(TMS320C6670)來說，核心電源CVDD的電流要求高達(dá)10 A;

②要求通過VID命令調(diào)節(jié)電壓;

③上電順序要求比較復(fù)雜，因此采用數(shù)字電源設(shè)計(jì)更加具有靈活性。

本設(shè)計(jì)電源控制器采用UCD9222生成PWM波，UCD74111產(chǎn)生15 A CVDD電源，UCD74106產(chǎn)生6 ACVDD1電源。

UCD9222是一個(gè)基于ARM V7的專用電源PWM生成器，支持VID命令電壓調(diào)節(jié)。通過TI Fusion Digital Power Designer上位機(jī)軟件可以設(shè)置VID參數(shù)，包括VID命令的位寬以及VID值所對應(yīng)的具體電壓。

UCD9222可以通過電源啟動(dòng)時(shí)間以及電壓跟蹤來實(shí)現(xiàn)上電順序。根據(jù)負(fù)載芯片需求，通過設(shè)置電源啟動(dòng)時(shí)間即可滿足要求。將CVDD的上電延遲設(shè)置為0 ms，CVDD1的上電延遲設(shè)置為20 ms，并將兩者的上電時(shí)間設(shè)置為5 ms，可以滿足TMS320C6670的上電順序。

UCD9222采用數(shù)字閉環(huán)控制產(chǎn)生PWM波，具體結(jié)構(gòu)如圖1所示。CVDD的電壓值經(jīng)過濾波網(wǎng)絡(luò)后接入U(xiǎn)CD9222，UCD9222自帶閉環(huán)控制器計(jì)算PWM波的占空比;同時(shí)負(fù)載DSP向UCD9 222發(fā)送VID指令調(diào)節(jié)內(nèi)核電壓。閉環(huán)控制器的參數(shù)可以使用上位機(jī)程序進(jìn)行設(shè)計(jì)。對于大多數(shù)應(yīng)用場合，可以采取自動(dòng)參數(shù)調(diào)整的方法進(jìn)行參數(shù)整定，即可獲得較好的反饋控制效果。

降壓開關(guān)電源中的電感L主要起到整流作用。電感L與輸出紋波以及瞬態(tài)響應(yīng)都有很大關(guān)系。對電感電流在1個(gè)開關(guān)周期內(nèi)進(jìn)行積分可得

其中，VIN為輸入電壓，VOUT為輸出電壓，△I為電流波動(dòng)值，F(xiàn)S為開關(guān)頻率。一般來說，電流波動(dòng)值采用額定電流的40%。假設(shè)VIN=12 V，VOUT=1 V，△I=40%I=2.4 A，F(xiàn)S=400 kHz，計(jì)算得出整流電感為1.0μH。

同時(shí)，輸出電容的容值以及等效串聯(lián)電阻很大程度上會(huì)影響輸出電壓的紋波電壓。紋波電壓可以用下式估計(jì)：

其中，△I為電流波動(dòng)值，ESR為等效串聯(lián)電阻，C為電容容值，F(xiàn)S為開關(guān)頻率。

3 數(shù)字電源的調(diào)試

對于大多數(shù)電源模塊來說，調(diào)試相對比較簡單。而UCD9222包含動(dòng)態(tài)電壓調(diào)整功能，因此參數(shù)的選定以及調(diào)試加大了難度。本文就UCD9222使用中遇到問題進(jìn)行分析。

3.1 軟啟動(dòng)故障的排除

對于大電流負(fù)載來說，通常負(fù)載電阻較小。當(dāng)啟動(dòng)時(shí)，瞬時(shí)增加的占空比會(huì)導(dǎo)致電流的急劇上升。UCD9222采取軟啟動(dòng)策略，即以開關(guān)管所能響應(yīng)最小脈寬作為啟動(dòng)序列，慢慢增加脈寬。即使使用最小脈寬，在不正確的參數(shù)以及外圍電路的條件下，瞬時(shí)電流也有可能超出極限值，觸發(fā)FLT信號(hào)，UCD9222在接收到了FLT報(bào)警信號(hào)后會(huì)立即關(guān)斷PWM輸出。開關(guān)管的啟動(dòng)電壓可以用下式計(jì)算：

VSTART=PFSWVIN

其中，VSTART為開關(guān)管的啟動(dòng)電壓，P為開關(guān)管能最低響應(yīng)的脈寬，F(xiàn)SW為開光管的頻率，VIN為開關(guān)管的輸入電壓。當(dāng)VlN=12 V，P=20 ns，F(xiàn)SW=1 MHz時(shí)，VSTAKT=0.24 V。

假設(shè)VSTART可以視為作用于負(fù)載的階躍信號(hào)，負(fù)載的簡化原理圖如圖2所示。

那么，流過開關(guān)管的電流IL(t)的Laplace變換可以寫成：

當(dāng)L=0.47μH，C=1 mF，RL=180 mΩ，RS=22 mΩ時(shí)，使用MATLAB進(jìn)行仿真，結(jié)果如圖3所示。

當(dāng)t=26.4 μs時(shí)，輸出電流達(dá)到最大值6.07 A，這個(gè)值雖然小于UCD74106的最大報(bào)警電流值，當(dāng)考慮電路的實(shí)際特性時(shí)，瞬時(shí)峰值電流的實(shí)際值可能會(huì)比仿真結(jié)果大，進(jìn)而觸發(fā)FLT信號(hào)。

為了減小啟動(dòng)時(shí)刻的過沖電流，可以考慮的策略包括：

①減小VSTART，可以采取的措施包括降低VIN值，降低開關(guān)頻率，嘗試以更低脈寬作為啟動(dòng)序列。降低VSTART電壓后，會(huì)成比例地降低啟動(dòng)過沖電流。

②增大整流電感值，雖然增大電感值可能會(huì)降低電源的瞬態(tài)反應(yīng)，但是會(huì)降低開啟時(shí)的瞬時(shí)電流。

③在設(shè)計(jì)時(shí)選用電流冗余度更大的開關(guān)管或者選用支持PWM調(diào)壓的開關(guān)電源模塊。進(jìn)一步增大系統(tǒng)冗余度，降低設(shè)計(jì)難度。

④斷開FLT。在特殊情況下，瞬時(shí)過沖電流可能造成FLT異常報(bào)警。由于UCD9222的控制已經(jīng)包含電壓的閉環(huán)控制以及電流的監(jiān)控，即使斷開FLT，也能夠提供一定的可靠性，但這對系統(tǒng)的穩(wěn)定性可能存在一定隱患。

將開關(guān)頻率調(diào)整至400 kHz，并將整流電感從0.47 μH調(diào)整為2.2μH后，系統(tǒng)恢復(fù)正常。

3.2 地彈噪聲的減小

地彈噪聲是由于變化的電流在感性回流路徑上產(chǎn)生的電動(dòng)勢。由電感電壓表達(dá)式U=LdI/dt知，當(dāng)電流發(fā)生變化時(shí)，地平面回路上會(huì)形成噪聲。由于開關(guān)電源的原理，在上下開關(guān)管交替開啟時(shí)會(huì)產(chǎn)生波動(dòng)電流，產(chǎn)生的地彈噪聲峰峰值有可能高達(dá)數(shù)伏特并伴有大量高頻諧波，如圖4所示，進(jìn)而干擾電路其他的部分。

為了降低地彈噪聲，可以減少回流電感L，盡量使用多層電路板，構(gòu)建完整的地平面。當(dāng)DSP作為模塊連接時(shí)，必須考慮接地方案的合理性。

此外，還可以采取減小電流波動(dòng)值的措施來減小地彈噪聲。首先，可以適當(dāng)增大整流電感值，由整流電感的設(shè)計(jì)公式可知，當(dāng)電感值增加時(shí)，電流波動(dòng)值減小，但這樣會(huì)降低電源的瞬態(tài)響應(yīng)。然后，可以選擇低ESR型的鉭電容進(jìn)行去耦，減少由ESR產(chǎn)生的紋波。

將ESR為0.5 Ω的TAJE477*010#NJ鉭電容換為ESR為10 mΩ的4TPF470ML鉭聚合物電容，并改善部分不合理接地處，地彈噪聲能顯著降低。

4 動(dòng)態(tài)數(shù)字電源測試結(jié)果

UCD9222提供電源監(jiān)控功能，可以使用上位機(jī)軟件讀取實(shí)時(shí)的電壓、電流、溫度等運(yùn)行參數(shù)，如圖5所示。對DSP加載壓力測試程序，測試結(jié)果表明，該數(shù)字電源能實(shí)現(xiàn)DSP動(dòng)態(tài)電壓調(diào)節(jié)的功能以及電流負(fù)載的調(diào)整。

結(jié)語

本文給出了TI多核DSP的電源設(shè)計(jì)方法，使用數(shù)字電源的設(shè)計(jì)方法實(shí)現(xiàn)了動(dòng)態(tài)電壓調(diào)節(jié)以及上電順序控制。通過分析UCD9222控制器調(diào)試中遇到的問題，對UCD9222的參數(shù)設(shè)置以及外圍電路做出了進(jìn)一步的闡述。實(shí)驗(yàn)結(jié)果表明，UCD9222能夠滿足多核DSP的電源需求，達(dá)到了預(yù)期的設(shè)計(jì)目的。