新聞中心

EEPW首頁 > 電源與新能源 > 設(shè)計(jì)應(yīng)用 > 單片機(jī)應(yīng)用系統(tǒng)硬件電路設(shè)計(jì)

單片機(jī)應(yīng)用系統(tǒng)硬件電路設(shè)計(jì)

作者: 時(shí)間:2018-08-10 來源:網(wǎng)絡(luò) 收藏

一個(gè)的硬件包含兩部分內(nèi)容:一是系統(tǒng)擴(kuò)展,即內(nèi)部的功能單元,如ROM、RAM、I/O、定時(shí)器/計(jì)數(shù)器、中斷系統(tǒng)等不能滿足的要求時(shí),必須在片外進(jìn)行擴(kuò)展,選擇適當(dāng)?shù)男酒O(shè)計(jì)相應(yīng)的電路。二是系統(tǒng)的配置,即按照系統(tǒng)功能要求配置外圍設(shè)備,如鍵盤、顯示器、打印機(jī)、A/D、D/A轉(zhuǎn)換器等,要設(shè)計(jì)合適的接口電路。

本文引用地址:http://2s4d.com/article/201808/386284.htm

系統(tǒng)的擴(kuò)展和配置應(yīng)遵循以下原則:

1、盡可能選擇典型電路,并符合常規(guī)用法。為硬件系統(tǒng)的標(biāo)準(zhǔn)化、模塊化打下良好的基礎(chǔ)。

2、系統(tǒng)擴(kuò)展與外圍設(shè)備的配置水平應(yīng)充分滿足的功能要求,并留有適當(dāng)余地,以便進(jìn)行二次開發(fā)。

3、硬件結(jié)構(gòu)應(yīng)結(jié)合應(yīng)用軟件方案一并考慮。硬件結(jié)構(gòu)與軟件方案會(huì)產(chǎn)生相互影響,考慮原則是:軟件能實(shí)現(xiàn)的功能盡可能由軟件實(shí)殃,以簡(jiǎn)化硬件結(jié)構(gòu)。但必須注意,由軟件實(shí)現(xiàn)的硬件功能,一般響應(yīng)時(shí)間比硬件實(shí)現(xiàn)長(zhǎng),且占用CPU時(shí)間。

4、系統(tǒng)中的相關(guān)器件要盡可能做到性能匹配。如選用CMOS芯片單片機(jī)構(gòu)成低功耗系統(tǒng)時(shí),系統(tǒng)中所有芯片都應(yīng)盡可能選擇低功耗產(chǎn)品。

5、可靠性及抗干擾設(shè)計(jì)是硬件設(shè)計(jì)必不可少的一部分,它包括芯片、器件選擇、去耦濾波、印刷電路板布線、通道隔離等。

6、單片機(jī)外圍電路較多時(shí),必須考慮其驅(qū)動(dòng)能力。驅(qū)動(dòng)能力不足時(shí),系統(tǒng)工作不可靠,可通過增設(shè)線驅(qū)動(dòng)器增強(qiáng)驅(qū)動(dòng)能力或減少芯片功耗來降低總線負(fù)載。

7、盡量朝“單片”方向設(shè)計(jì)硬件系統(tǒng)。系統(tǒng)器件越多,器件之間相互干擾也越強(qiáng),功耗也增大,也不可避免地降低了系統(tǒng)的穩(wěn)定性。隨著單片機(jī)片內(nèi)集成的功能越來越強(qiáng),真正的片上系統(tǒng)SoC已經(jīng)可以實(shí)現(xiàn),如ST公司新近推出的μPSD32××系列產(chǎn)品在一塊芯片上集成了80C32核、大容量FLASH存儲(chǔ)器、SRAM、A/D、I/O、兩個(gè)串口、看門狗、上電復(fù)位電路等等。

單片機(jī)系統(tǒng)硬件抗干擾常用方法實(shí)踐

影響單片機(jī)系統(tǒng)可靠安全運(yùn)行的主要因素主要來自系統(tǒng)內(nèi)部和外部的各種電氣干擾,并受系統(tǒng)結(jié)構(gòu)設(shè)計(jì)、元器件選擇、安裝、制造工藝影響。這些都構(gòu)成單片機(jī)系統(tǒng)的干擾因素,常會(huì)導(dǎo)致單片機(jī)系統(tǒng)運(yùn)行失常,輕則影響產(chǎn)品質(zhì)量和產(chǎn)量,重則會(huì)導(dǎo)致事故,造成重大經(jīng)濟(jì)損失。

形成干擾的基本要素有三個(gè):

(1)干擾源。指產(chǎn)生干擾的元件、設(shè)備或信號(hào),用數(shù)學(xué)語言描述如下:du/dt, di/dt大的地方就是干擾源。如:雷電、繼電器、可控硅、電機(jī)、高頻時(shí)鐘等都可能成為干擾源。

(2)傳播路徑。指干擾從干擾源傳播到敏感器件的通路或媒介。典型的干擾傳播路徑是通過導(dǎo)線的傳導(dǎo)和空間的輻射。

(3)敏感器件。指容易被干擾的對(duì)象。如:A/D、D/A變換器,單片機(jī),數(shù)字IC, 弱信號(hào)放大器等。

干擾的分類

1干擾的分類

干擾的分類有好多種,通??梢园凑赵肼暜a(chǎn)生的原因、傳導(dǎo)方式、波形特性等等進(jìn)行不同的分類。按產(chǎn)生的原因分:

可分為放電噪聲音、高頻振蕩噪聲、浪涌噪聲。

按傳導(dǎo)方式分:可分為共模噪聲和串模噪聲。

按波形分:可分為持續(xù)正弦波、脈沖電壓、脈沖序列等等。

2 干擾的耦合方式

干擾源產(chǎn)生的干擾信號(hào)是通過一定的耦合通道才對(duì)測(cè)控系統(tǒng)產(chǎn)生作用的。因此,我有必要看看干擾源和被干擾對(duì)象之間的傳遞方式。干擾的耦合方式,無非是通過導(dǎo)線、空間、公共線等等,細(xì)分下來,主要有以下幾種:

(1)直接耦合:

這是最直接的方式,也是系統(tǒng)中存在最普遍的一種方式。比如干擾信號(hào)通過電源線侵入系統(tǒng)。對(duì)于這種形式,最有效的方法就是加入去耦電路。從而很好的抑制。

(2)公共阻抗耦合:

這也是常見的耦合方式,這種形式常常發(fā)生在兩個(gè)電路電流有共同通路的情況。為了防止這種耦合,通常在上就要考慮。使干擾源和被干擾對(duì)象間沒有公共阻抗。

(3)電容耦合:

又稱電場(chǎng)耦合或靜電耦合 。是由于分布電容的存在而產(chǎn)生的耦合。

(4)電磁感應(yīng)耦合:

又稱磁場(chǎng)耦合。是由于分布電磁感應(yīng)而產(chǎn)生的耦合。

(5)漏電耦合:

這種耦合是純電阻性的,在絕緣不好時(shí)就會(huì)發(fā)生。

常用硬件抗干擾技術(shù)

針對(duì)形成干擾的三要素,采取的抗干擾主要有以下手段。

1 抑制干擾源

抑制干擾源就是盡可能的減小干擾源的du/dt,di/dt。這是抗干擾設(shè)計(jì)中最優(yōu)先考慮和最重要的原則,常常會(huì)起到事半功倍的效果。 減小干擾源的du/dt主要是通過在干擾源兩端并聯(lián)電容來實(shí)現(xiàn)。減小干擾源的di/dt則是在干擾源回路串聯(lián)電感或電阻以及增加續(xù)流二極管來實(shí)現(xiàn)。

抑制干擾源的常用措施如下:

(1)繼電器線圈增加續(xù)流二極管,消除斷開線圈時(shí)產(chǎn)生的反電動(dòng)勢(shì)干擾。僅加續(xù)流二極管會(huì)使繼電器的斷開時(shí)間滯后,增加穩(wěn)壓二極管后繼電器在單位時(shí)間內(nèi)可動(dòng)作更多的次數(shù)。

(2)在繼電器接點(diǎn)兩端并接火花抑制電路(一般是RC串聯(lián)電路,電阻一般選幾K 到幾十K,電容選0.01uF),減小電火花影響。

(3)給電機(jī)加濾波電路,注意電容、電感引線要盡量短。

(4)電路板上每個(gè)IC要并接一個(gè)0.01μF~0.1μF高頻電容,以減小IC對(duì)電源的影響。注意高頻電容的布線,連線應(yīng)靠近電源端并盡量粗短,否則,等于增大了電 容的等效串聯(lián)電阻,會(huì)影響濾波效果。

(5)布線時(shí)避免90度折線,減少高頻噪聲發(fā)射。

(6)可控硅兩端并接RC抑制電路,減小可控硅產(chǎn)生的噪聲(這個(gè)噪聲嚴(yán)重時(shí)可能會(huì)把可控硅擊穿的)。

2 切斷干擾傳播路徑

按干擾的傳播路徑可分為傳導(dǎo)干擾和輻射干擾兩類。

所謂傳導(dǎo)干擾是指通過導(dǎo)線傳播到敏感器件的干擾。高頻干擾噪聲和有用信號(hào)的頻帶不同,可以通過在導(dǎo)線上增加濾波器的方法切斷高頻干擾噪聲的傳播,有時(shí)也可加隔離光耦來解決。電源噪聲的危害最大,要特別注意處理。

所謂輻射干擾是指通過空間輻射傳播到敏感器件的干擾。一般的解決方法是增加干擾源與敏感器件的距,用地線把它們隔離和在敏感器件上加蔽罩。

切斷干擾傳播路徑的常用措施如下:

(1)充分考慮電源對(duì)單片機(jī)的影響。電源做得好,整個(gè)電路的抗干擾就 解決了一大半。

許多單片機(jī)對(duì)電源噪聲很敏感,要給單片機(jī)電源加濾波電路或穩(wěn)壓器,以減小電源噪聲對(duì)單片機(jī)的干擾。比如,可以利用磁珠和電容組成π形濾波電路,當(dāng)然條件要求不高時(shí)也可用100Ω電阻代替磁珠。

(2)如果單片機(jī)的I/O口用來控制電機(jī)等噪聲器件,在I/O口與噪聲源之間應(yīng)加隔離(增加π形濾波電路)。

(3)注意晶振布線。晶振與單片機(jī)引腳盡量靠近,用地線把時(shí)鐘區(qū)隔離起來,晶振外殼接地并固定。

(4)電路板合理分區(qū),如強(qiáng)、弱信號(hào),數(shù)字、模擬信號(hào)。盡可能把干擾源(如電機(jī)、繼電器)與敏感元件(如單片機(jī))遠(yuǎn)離。

(5)用地線把數(shù)字區(qū)與模擬區(qū)隔離。數(shù)字地與模擬地要分離,最后在一點(diǎn)接于電源地。A/D、D/A芯片布線也以此為原則。

(6)單片機(jī)和大功率器件的地線要單獨(dú)接地,以減小相互干擾。 大功率器件盡可能放在電路板邊緣。

(7)在單片機(jī)I/O口、電源線、電路板連接線等關(guān)鍵地方使用抗干擾元件如磁珠、磁環(huán)、電源濾波器、屏蔽罩,可顯著提高電路的抗干擾性能。

3 提高敏感器件的抗干擾性能

提高敏感器件的抗干擾性能是指從敏感器件這邊考慮盡量減少對(duì)干擾噪聲 的拾取,以及從不正常狀態(tài)盡快恢復(fù)的方法。

提高敏感器件抗干擾性能的常用措施如下:

(1)布線時(shí)盡量減少回路環(huán)的面積,以降低感應(yīng)噪聲。

(2)布線時(shí),電源線和地線要盡量粗。除減小壓降外,更重要的是降低耦 合噪聲。

(3)對(duì)于單片機(jī)閑置的I/O口,不要懸空,要接地或接電源。其它IC的閑置端在不改變系統(tǒng)邏輯的情況下接地或接電源。

(4)對(duì)單片機(jī)使用電源監(jiān)控及看門狗電路,如:IMP809,IMP706,IMP813,X5043,X5045等,可大幅度提高整個(gè)電路的抗干擾性能。

(5)在速度能滿足要求的前提下,盡量降低單片機(jī)的晶振和選用低速數(shù)字電路。 (6)IC器件盡量直接焊在電路板上,少用IC座。

4 其它常用抗干擾措施

交流端用電感電容濾波:去掉高頻低頻干擾脈沖。

變壓器雙隔離措施:變壓器初級(jí)輸入端串接電容,初、次級(jí)線圈間屏蔽層與初級(jí)間電容中心接點(diǎn)接大地,次級(jí)外屏蔽層接印制板地,這是硬件抗干擾的關(guān)鍵手段。次級(jí)加低通濾波器:吸收變壓器產(chǎn)生的浪涌電壓。

采用集成式直流穩(wěn)壓電源:因?yàn)橛羞^流、過壓、過熱等保護(hù)。

I/O口采用光電、磁電、繼電器隔離,同時(shí)去掉公共地。

通訊線用雙絞線:排除平行互感。

防雷電用光纖隔離最為有效。

A/D轉(zhuǎn)換用隔離放大器或采用現(xiàn)場(chǎng)轉(zhuǎn)換:減少誤差。

外殼接大地:解決人身安全及防外界電磁場(chǎng)干擾。

加復(fù)位電壓檢測(cè)電路。防止復(fù)位不充份,CPU就工作,尤其有EEPROM的器件,復(fù)位不充份會(huì)改變EEPROM的內(nèi)容。

印制板工藝抗干擾:

①電源線加粗,合理走線、接地,三總線分開以減少互感振蕩。

②CPU、RAM、ROM等主芯片,VCC和GND之間接電解電容及瓷片電容,去掉高、低頻干擾信號(hào)。

③獨(dú)立系統(tǒng)結(jié)構(gòu),減少接插件與連線,提高可靠性,減少故障率。

④集成塊與插座接觸可靠,用雙簧插座,最好集成塊直接焊在印制板上,防止器件接觸不良故障。

⑤有條件采用四層以上印制板,中間兩層為電源及地



評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉