EUV微影前進(jìn)7nm制程，5nm仍存在挑戰(zhàn)

　　EUV微影技術(shù)將在未來幾年內(nèi)導(dǎo)入10奈米(nm)和7nm制程節(jié)點(diǎn)。 不過，根據(jù)日前在美國加州舉辦的ISS 2018上所發(fā)布的分析顯示，實(shí)現(xiàn)5nm芯片所需的光阻劑仍存在挑戰(zhàn)。

　　極紫外光(extreme ultraviolet;EUV)微影技術(shù)將在未來幾年內(nèi)導(dǎo)入10奈米(nm)和7nm制程節(jié)點(diǎn)。 不過，根據(jù)日前在美國加州舉辦的年度產(chǎn)業(yè)策略研討會(Industry Strategy Symposium;ISS 2018)所發(fā)布的分析顯示，實(shí)現(xiàn)5nm芯片所需的光阻劑(photoresist)仍存在挑戰(zhàn)。

　　同時，EUV制造商ASML宣布去年出貨了10臺EUV系統(tǒng)，今年將再出貨20至22臺。 該系統(tǒng)將擁有或至少可支持每小時生產(chǎn)125片晶圓所需的250W雷射光源。

　　IC Knowledge總裁Scotten Jones表示：「在7nm采用EUV的主要部份已經(jīng)到位，但對于5nm來說，光阻劑的缺陷仍然高出一個數(shù)量級。 」

　　經(jīng)過20多年的發(fā)展，新的和昂貴的系統(tǒng)均有助于為下一代芯片提供所需的優(yōu)質(zhì)特性，并縮短制造時間。 Scotten說，這些系統(tǒng)將首先用于制造微處理器等邏輯芯片，隨后再應(yīng)用于DRAM，但現(xiàn)今的3D NAND閃存芯片已經(jīng)不適用了。

　　「EUV大幅減少了開發(fā)周期以及邊緣定位的誤差...，但成本降低的不多，至少一開始時并不明顯。 此外，還有其他很多的好處，即使沒什么成本優(yōu)勢，它仍然具有價值。 」

　　Jones預(yù)計，ASML將在2019-2020年之間再出貨70臺系統(tǒng)。 這將足以支持在Globalfoundries、英特爾(Intel)、三星(Samsung)和臺積電(TSMC)規(guī)劃中的生產(chǎn)節(jié)點(diǎn)。

　　除了EUV系統(tǒng)本身，其他重要的挑戰(zhàn)還包括薄膜、光罩測試儀和抗蝕劑(來源：ASML)

　　Jones表示，ASML計劃將系統(tǒng)的正常運(yùn)行時間從現(xiàn)在的75%提高到90%，這同時也是微影技術(shù)業(yè)者最關(guān)切的問題。 此外，他表示相信該公司將會及時發(fā)布所需的薄膜，以保護(hù)EUV晶圓避免微塵的污染。

　　為了開發(fā)針對5nm可用的抗蝕劑，「我們有12到18個月的時間來進(jìn)行重大改善。 業(yè)界將在明年產(chǎn)出大量晶圓，這將有所幫助。 」Jones并估計，到2019年晶圓廠將生產(chǎn)近100萬片EUV晶圓，到了2021年更將高達(dá)340萬片晶圓。

　　ASML的目標(biāo)是在2020年時，將其250W光源所能達(dá)到的每小時145片晶圓的吞吐量提高到155片/時。 ASML企業(yè)策略和營銷副總裁Peter Jenkins在ISS上指出，該公司已經(jīng)展示實(shí)驗(yàn)室可行的375W光源了。

　　目前該公司的薄膜已經(jīng)能通過83%的光線了，至今也以245W光源進(jìn)行超過7,000次的晶圓曝光測試了。 然而，第二代7nm節(jié)點(diǎn)在搭配用于250W或更高的光源時，預(yù)計還需要一個傳輸率達(dá)到90%的薄膜。

　　GF、英特爾、三星與臺積電的7nm版本

　　Jones談話中最有趣的部份內(nèi)容就是對于10nm、7nm和5nm節(jié)點(diǎn)的詳細(xì)分析。 臺積電去年秋天通過7nm制程，目前正使用現(xiàn)有的光學(xué)步進(jìn)器實(shí)現(xiàn)量產(chǎn)。 他說，Globalfoundries將在今年晚些時候推出類似的制程。

　　兩家公司計劃在明年初量產(chǎn)第二代7nm制程，采用EUV制作觸點(diǎn)和通孔，將15個光學(xué)層數(shù)減少到5個EUV層。 這一制程可望縮短周期時間，而且不需要薄膜。

　　Globalfoundries去年六月份宣布在2019年采用EUV實(shí)現(xiàn)7nm的計劃。 Jones「臺積電私下告訴客戶也計劃如此。 」瓊斯說。

　　芯片制造商可能必須使用30mJ/cm2劑量的抗蝕劑，這高于其目標(biāo)的20mJ/ cm2。 他們還可能必須使用電子束系統(tǒng)檢查光罩的缺陷，而不是像EUV系統(tǒng)一樣使用13.5mm波長尋找缺陷的光化系統(tǒng)。

　　Globalfoundries、三星和臺積電除了使用觸點(diǎn)和通孔外，還計劃為不同的7nm版本使用EUV和薄膜來制作1x金屬層。 這些制程將提供微縮，并使23層光學(xué)層減少到9層EUV。

　　這正是三星將在明年初推出的首款7nm節(jié)點(diǎn)，即7LPP。 臺積電的7FF+版本，預(yù)計將在2019年中期推出，Globalfoundries則將在明年年底推出7LP+。

　　Jones詳細(xì)介紹了他預(yù)計到2020年將會看到的各種10nm、7nm和5nm制程版本

　　Jones表示，英特爾目前使用的10nm制程采用光學(xué)步進(jìn)器實(shí)現(xiàn)量產(chǎn)，提供的密度相當(dāng)于其競爭對手所能實(shí)現(xiàn)的最佳7nm版本。 他預(yù)期英特爾將在2019年采用EUV升級10nm+制程。

　　三星和臺積電已經(jīng)在討論可能在2019年底前提供5nm制程。 他們應(yīng)該會是第一批使用EUV制造1D金屬層的制造商。 他說，如果有更好的抗蝕劑出現(xiàn)，這個制程就能使用EUV減少多達(dá)5個切割光罩，讓FinFET減少到僅使用1個光罩。

　　另外，Jenkins表示，ASML已經(jīng)為支持高數(shù)值孔徑(NA)的EUV系統(tǒng)完成光學(xué)設(shè)計部份了，而且整體設(shè)計「順利」。 該公司已于2016年底宣布計劃在2024年量產(chǎn)該新系統(tǒng)。

　　盡管EUV是推動半導(dǎo)體產(chǎn)業(yè)制造更小芯片的重要里程碑，但預(yù)計并不至于顛覆目前的芯片制造設(shè)備和裝置市場。 Jones說，晶圓廠將會持續(xù)需要大量的現(xiàn)有資本設(shè)備和供應(yīng)，才能與EUV一起邁向未來的制程節(jié)點(diǎn)。