FinFET存儲(chǔ)器的設(shè)計(jì)挑戰(zhàn)以及測(cè)試和修復(fù)方法

　　同任何IP模塊一樣，存儲(chǔ)器必須接受測(cè)試。但與很多別的IP模塊不同，存儲(chǔ)器測(cè)試不是簡(jiǎn)單的通過(guò)/失敗檢測(cè)。存儲(chǔ)器通常都設(shè)計(jì)了能夠用來(lái)應(yīng)對(duì)制程缺陷的冗余行列，從而使片上系統(tǒng)（SoC）良率提高到90%或更高。相應(yīng)地，由于知道缺陷是可以修復(fù)的，冗余性允許存儲(chǔ)器設(shè)計(jì)者將制程節(jié)點(diǎn)推向極限。測(cè)試過(guò)程已經(jīng)成為設(shè)計(jì)-制造過(guò)程越來(lái)越重要的補(bǔ)充。

　　存儲(chǔ)器測(cè)試始終要面臨一系列特有的問(wèn)題。現(xiàn)在，隨著FinFET存儲(chǔ)器的出現(xiàn)，需要克服更多的挑戰(zhàn)。這份白皮書涵蓋：

　　FinFET存儲(chǔ)器帶來(lái)的新的設(shè)計(jì)復(fù)雜性、缺陷覆蓋和良率挑戰(zhàn)

　　怎樣綜合測(cè)試算法以檢測(cè)和診斷FinFET存儲(chǔ)器具體缺陷

　　如何通過(guò)內(nèi)建自測(cè)試（BIST）基礎(chǔ)架構(gòu)與高效測(cè)試和維修能力的結(jié)合來(lái)幫助保證FinFET存儲(chǔ)器的高良率

　　雖然這份白皮書以FinFET工藝（制程）為重點(diǎn)，但其中很多挑戰(zhàn)并非針對(duì)特定制程。這里呈現(xiàn)的存儲(chǔ)器測(cè)試的新問(wèn)題跟所有存儲(chǔ)器都有關(guān)，無(wú)論是Synopsys還是第三方IP供應(yīng)商提供的或是內(nèi)部設(shè)計(jì)的。

　　FinFET與平面工藝比較

　　英特爾首先使用了22nm FinFET工藝，其他主要代工廠則在14/16nm及以下相繼加入。自此，F(xiàn)inFET工藝的流行

　　性和重要性始終在增長(zhǎng)。如圖1所示。

　　圖1：90nm 到 7/5nm FinFET工藝節(jié)點(diǎn)下活躍設(shè)計(jì)及投片項(xiàng)目的增長(zhǎng)

　　要理解FinFET架構(gòu)，設(shè)計(jì)人員首先應(yīng)與平面架構(gòu)進(jìn)行溝道對(duì)比，如圖2所示。左圖標(biāo)識(shí)平面晶體管。改為FinFET的制程相關(guān)的主要?jiǎng)訖C(jī)是制程工程師所謂的“短溝道效應(yīng)”和設(shè)計(jì)工程師所謂的“漏電”。當(dāng)柵極下面的溝道太短且太深以至于柵極無(wú)法正常地控制它時(shí)，即使在其“關(guān)閉”的情況下，其仍然會(huì)局部“打開”而有漏電電流流動(dòng)，造成極高的靜態(tài)功率耗散。

　　中間這張圖指示的是FinFET。鰭片（灰色）較薄，柵極將它周圍完全裹住。鰭片穿過(guò)柵極的所有溝道部分充分受控，漏電很小。從工藝上說(shuō)，這種溝道將載流子完全耗盡。這種架構(gòu)一般使用多個(gè)鰭片（兩個(gè)或三個(gè)），但未來(lái)工藝也可能使用更多鰭片。多鰭片的使用提供了比單鰭片更好的控制。

　　使用多鰭片突出了FinFET與平面架構(gòu)之間的重大差異。平面工藝使用晶體管寬度和長(zhǎng)度尺寸的二維界面。而在FinFET中，鰭片大小是固定不變的，柵極厚度（其定義了溝道長(zhǎng)度）也是固定不變的。改變FinFET的唯一參數(shù)是鰭片數(shù)量，而且必須是整數(shù)。比如：不可能有2？ （兩個(gè)半）鰭片。

　　圖2：平面架構(gòu)與FinFET架構(gòu)對(duì)比

　　FinFET降低了工作電壓，提高了晶體管效率，對(duì)靜態(tài)功耗（線性）和動(dòng)態(tài)功耗（二次方）都有積極作用。可節(jié)省高達(dá)50%的功耗。性能也更高——在0.7V上，性能（吞吐量）比平面工藝高37%。

　　FinFET復(fù)雜性帶來(lái)了制造困難

　　與平面工藝相比，F(xiàn)inFET的復(fù)雜性一般會(huì)導(dǎo)致更加昂貴的制造工藝，至少初期是這樣。隨著代工廠經(jīng)驗(yàn)不斷豐富和對(duì)工藝過(guò)程的控制越來(lái)越嫻熟，這些成本可能會(huì)下降，但就目前而言，放棄平面工藝的話會(huì)增加成本。

　　FinFET還存在熱挑戰(zhàn)。由于鰭片直立，晶片的基體（襯底）起不到散熱片的作用，這可能導(dǎo)致性能下降和老化。熱挑戰(zhàn)還會(huì)影響修復(fù)，因?yàn)樵谀承┣闆r下，存儲(chǔ)器不僅需要在生產(chǎn)測(cè)試中修復(fù)，以后還需要在現(xiàn)場(chǎng)修復(fù)。

　　在使該工藝投產(chǎn)、擴(kuò)大到量產(chǎn)等情況下，代工廠必須考慮這些挑戰(zhàn)。一般來(lái)說(shuō)，代工廠還要負(fù)責(zé)存儲(chǔ)器位單元，需要對(duì)其做全面分析（通過(guò)模擬）和鑒定（通過(guò)運(yùn)行晶圓）。IP提供商，無(wú)論是存儲(chǔ)器、標(biāo)準(zhǔn)單元還是接口提供商，也要在構(gòu)建自己的布局的同時(shí)考慮這些問(wèn)題。

　　SoC設(shè)計(jì)人員受到的影響不大，至少對(duì)于數(shù)字設(shè)計(jì)流程來(lái)說(shuō)是這樣。一般來(lái)說(shuō)，設(shè)計(jì)人員見到鰭片的次數(shù)絕不會(huì)比他們以往見到晶體管的次數(shù)更多，除非他們想在其布局與布線工具所使用的，采用金屬結(jié)構(gòu)進(jìn)行連接的標(biāo)準(zhǔn)單元內(nèi)部一探究竟。

　　STAR存儲(chǔ)器系統(tǒng)

　　Synopsys生態(tài)系統(tǒng)（圖3）包括創(chuàng)建布局、完成提取、模擬等需要的所有工具。Synopsys內(nèi)部各IP小組能夠充分利用完整的Synopsys工具套件來(lái)設(shè)計(jì)、驗(yàn)證并測(cè)試Synopsys IP，包括存儲(chǔ)器在內(nèi)。

　　圖3：Synopsys工具套件

　　Synopsys已經(jīng)從最底層起搭建了自己的專門知識(shí)。他們與所有不同的FinFET廠家均構(gòu)建了多個(gè)測(cè)試芯片：三星、TSMC、英特爾、GLOBALFOUNDRIES和UMC。截止2015年8月，Synopsys運(yùn)行過(guò)的FinFET測(cè)試芯片有50個(gè)以上。這些芯片均使用了被稱之為DesignWare？STAR存儲(chǔ)器系統(tǒng)？的Synopsys測(cè)試和修復(fù)解決方案，其中STAR表示自測(cè)試與修復(fù)。

　　自測(cè)試和修復(fù)曾經(jīng)在很多代工藝制程上使用過(guò)，不只是FinFET。通過(guò)不斷投入，Synopsys改善了STAR存儲(chǔ)器系統(tǒng)。圖4中，STAR存儲(chǔ)器系統(tǒng)用紫色方塊指示。它們包含STAR存儲(chǔ)器系統(tǒng)IP編譯器生成的RTL模塊以應(yīng)對(duì)各種存儲(chǔ)器：SRAM、雙端口、單端口、寄存器文件等。包裝器通過(guò)STAR存儲(chǔ)器系統(tǒng)處理器聯(lián)系在一起，這些處理器向整個(gè)系統(tǒng)的總管理器即STAR存儲(chǔ)器系統(tǒng)服務(wù)器報(bào)告，而服務(wù)器則轉(zhuǎn)而提供所有必要的調(diào)度和握手信號(hào)。外部接口則經(jīng)由JTAG測(cè)試訪問(wèn)端口（TAP）控制器。

　　圖4：DesignWare STAR存儲(chǔ)器系統(tǒng)：針對(duì)制程優(yōu)化了的存儲(chǔ)器測(cè)試、修復(fù) 診斷

　　每個(gè)STAR存儲(chǔ)器系統(tǒng)處理器的能力都足以處理芯片上的檢測(cè)、診斷和缺陷修復(fù)。連接和配置所有紫色方框可能比較耗時(shí)且容易出錯(cuò)，所以STAR存儲(chǔ)器系統(tǒng)還實(shí)現(xiàn)了以下工作的自動(dòng)化：

　　生成、插入和確認(rèn)配置

　　完成測(cè)試向量的生成

　　執(zhí)行故障分類

　　定位失效

　　糾錯(cuò)（如果可能）

　　Synopsys將所有這些自動(dòng)化步驟映射在FinFET工藝上，以便處理與FinFET存儲(chǔ)器有關(guān)的新的分類和失效問(wèn)題。

　　自2012年起，Synopsys就一直與產(chǎn)業(yè)生態(tài)系統(tǒng)中得以較早接觸制程參數(shù)的存儲(chǔ)器設(shè)計(jì)人員合作。在多個(gè)FinFET廠家的配合下，Synopsys分析了他們的位單元，也檢查、驗(yàn)證了他們的模型，創(chuàng)建測(cè)試芯片并在Synopsys內(nèi)部實(shí)驗(yàn)室中直接對(duì)硅芯片進(jìn)行了分析。這個(gè)過(guò)程讓Synopsys加深了對(duì)FinFET缺陷問(wèn)題的認(rèn)識(shí)，使Synopsys可以優(yōu)化STAR存儲(chǔ)器系統(tǒng)來(lái)解決它們。

　　因此，如今STAR存儲(chǔ)器系統(tǒng)已被使用在多個(gè)方面：

　　工藝開發(fā)：利用STAR存儲(chǔ)器系統(tǒng)特征化描述和理解晶圓制造工藝

　　IP鑒定：特征化描述和鑒定存儲(chǔ)器IP本身

　　SoC設(shè)計(jì)：將STAR存儲(chǔ)器系統(tǒng)納入SoC設(shè)計(jì)分析中，包括生產(chǎn)測(cè)試和修復(fù)

　　管理現(xiàn)場(chǎng)可靠性和老化：處理FinFET工藝中固有的、與鰭片突出和底層熱隔離有關(guān)的熱問(wèn)題。SoC壽命中出現(xiàn)的問(wèn)題可能是小到軟性錯(cuò)誤的小問(wèn)題，它們可以通過(guò)糾錯(cuò)代碼（ECC）自動(dòng)糾正。但是高可靠性系統(tǒng)中的老化可能需要定期或在上電時(shí)使用STAR存儲(chǔ)器系統(tǒng)修復(fù)生產(chǎn)測(cè)試完成很久以后在現(xiàn)場(chǎng)出現(xiàn)的故障。

　　當(dāng)然，存儲(chǔ)器并非芯片上唯一需要測(cè)試的部分。還有邏輯模塊、接口IP模塊、模擬混合信號(hào)（AMS）模塊等（也需要測(cè)試）。Synopsys提供了一組能與STAR存儲(chǔ)器系統(tǒng)平滑整合的全面的測(cè)試和IP方案（圖5）。對(duì)于邏輯模塊，Synopsys提供的是DFTMAX？和TetraMax？。接口IP （如DDR、USB和PCIe）有自己的自測(cè)試引擎，但它們都能無(wú)縫地配合STAR層次化系統(tǒng)（Synopsys的系統(tǒng)級(jí)測(cè)試方案）一起工作。僅有針對(duì)單個(gè)模塊的解決方案是不夠的，SoC必須流暢地在頂層上工作。

　　圖5：Synopsys測(cè)試和良率解決方案：提高質(zhì)量、可靠性和良率

　　認(rèn)識(shí)FinFET存儲(chǔ)器故障和缺陷

　　理解如何測(cè)試和修復(fù)存儲(chǔ)器之前，設(shè)計(jì)人員需搞清楚存儲(chǔ)器失效的方式。比如，電阻性故障顯現(xiàn)出來(lái)的是邏輯上的性能問(wèn)題，雖然邏輯通過(guò)了測(cè)試但無(wú)法全速工作。在存儲(chǔ)器中，電阻性故障可以表現(xiàn)為更加微妙的方式。這種故障可能只有在多次操作（一次寫入操作后接著幾次讀操作）之后才引起可檢測(cè)性的錯(cuò)誤，而不是在更標(biāo)準(zhǔn)的一次操作（一次讀操作）后。

　　設(shè)計(jì)人員還必須通過(guò)研究布局確定哪些錯(cuò)誤可能真正發(fā)生。在數(shù)字邏輯測(cè)試中，可以通過(guò)分析哪些金屬是相鄰的而且可能短路來(lái)大幅提高覆蓋率。在存儲(chǔ)器中通過(guò)分析信號(hào)線可能出現(xiàn)失效等問(wèn)題所在位置的潛在電阻性短路亦可做到這點(diǎn)。這需要綜合研究布局和分析測(cè)試芯片，發(fā)現(xiàn)可能的故障。深度分析的需求是Synopsys在多家代工廠中運(yùn)行50多個(gè)FinFET測(cè)試芯片的理由之一。來(lái)自這些測(cè)試的信息用于改進(jìn)STAR存儲(chǔ)器系統(tǒng)。

　　圖6表明了FinFET工藝可能存在的幾種不同的缺陷類型。圖中每個(gè)晶體管只有一個(gè)鰭片，而實(shí)際上每個(gè)晶體管的鰭片通常不止一個(gè)。當(dāng)然，開路和短路都可能發(fā)生，但在FinFET中它們可能產(chǎn)生不同的表現(xiàn)：鰭片開路、柵極開路、鰭片粘連、柵極-鰭片短路等。每種情形都可能是硬開路或短路，也可能是電阻性的，其中高低不等的電阻值產(chǎn)生不同的表現(xiàn)。

　　圖6：潛在FinFET缺陷類型

　　分析布局后，設(shè)計(jì)人員必須研究拓?fù)浣Y(jié)構(gòu)，根據(jù)晶體管的物理結(jié)構(gòu)判斷故障是否真的會(huì)發(fā)生。

　　下一步對(duì)設(shè)計(jì)人員來(lái)說(shuō)要從純晶體管上升一個(gè)層級(jí)。一個(gè)SRAM單元包含六個(gè)晶體管，所以要分析這個(gè)單元在內(nèi)部節(jié)點(diǎn)中的開路、可能發(fā)生的方式以及會(huì)產(chǎn)生什么結(jié)果。

　　下一個(gè)層次上的目標(biāo)是單元布局。比如，圖7表示六個(gè)晶體管SRAM單元中可能發(fā)生的所有可能的開路缺陷。第三，設(shè)計(jì)人員分析整個(gè)存儲(chǔ)器陣列的故障，如位線中的開路、字線之間的短路等等。最后，在模塊級(jí)上，整個(gè)存儲(chǔ)器，包括周圍的模塊（如地址解碼器）都需要檢驗(yàn)，就如同讀出放大器那樣。

　　實(shí)際分析通過(guò)缺陷注入繼續(xù)進(jìn)行。這基于GDS （版圖）本身。缺陷注入在版圖和SPICE模型上進(jìn)行，使用了針對(duì)每個(gè)庫(kù)的缺陷庫(kù)，然后觀察它們會(huì)如何表現(xiàn)。缺陷注入在所有14/16nm FinFET提供商的晶體管上進(jìn)行，不論是IDM還是代工廠。缺陷注入也在較高節(jié)點(diǎn)（如45nm和28nm）的平面工藝上進(jìn)行。

　　圖7：FinFET存儲(chǔ)器單元版圖中注入的開路缺陷實(shí)例

　　缺陷注入展示了每種缺陷的行為方式。接下來(lái)的任務(wù)就是通過(guò)測(cè)試序列識(shí)別（TSI）找到檢測(cè)缺陷的測(cè)試序列。對(duì)于每種潛在的缺陷，一個(gè)或多個(gè)測(cè)試序列得以識(shí)別，同樣其檢測(cè)的條件及對(duì)應(yīng)的故障模型也被確定。通常需要使用大量的測(cè)試序列、應(yīng)力角和模擬設(shè)置，直至找出一個(gè)能明顯區(qū)別于零缺陷單元的序列。

　　有些情況下，這些缺陷會(huì)是以前在平面工藝中見過(guò)的故障模型，但FinFET存儲(chǔ)器有幾種額外的失效模式。比如，圖8給出了一種微妙的失效模式。下拉晶體管中的電阻性鰭片開路導(dǎo)致動(dòng)態(tài)偽讀破壞故障（dDRDF）。在此，一個(gè)寫操作，接著7個(gè)讀操作，導(dǎo)致存儲(chǔ)器單元的位值翻轉(zhuǎn)。然后可以更加詳細(xì)地分析此故障，因?yàn)樗瓉?lái)與頻率有關(guān)。在1.2MHz頻率上，產(chǎn)生這個(gè)故障僅用了4次讀操作，而在4MHz上，則用了18次讀操作。溫度和電壓也會(huì)影響這些值。

　　圖8：缺陷注入調(diào)查結(jié)果：dDRDF-7

　　來(lái)自Synopsys關(guān)于FinFET工藝故障建模的部分普遍結(jié)論是：

　　FinFET存儲(chǔ)器比平面存儲(chǔ)器對(duì)動(dòng)態(tài)故障更敏感

　　FinFET存儲(chǔ)器對(duì)制程變異故障更穩(wěn)定

　　靜態(tài)單單元和耦合故障在兩種存儲(chǔ)器中均很常見

　　應(yīng)力角（電壓、溫度、頻率）對(duì)于檢測(cè)FinFET故障非常重要，僅使用標(biāo)稱角會(huì)遺漏一些問(wèn)題。

　　生成測(cè)試序列

　　故障建模背景完成后，設(shè)計(jì)人員要明確測(cè)試的電壓、溫度和頻率要求。給定應(yīng)力角的序列與稱為測(cè)試算法發(fā)生器（TAG）的引擎結(jié)合。TAG 將與針對(duì)個(gè)別故障類型的小測(cè)試序列組合在一起，產(chǎn)生使測(cè)試時(shí)間和測(cè)試成本最小化的最小測(cè)試算法。

　　圖9展示了針對(duì)FinFET的TAG。圖中的過(guò)程是全自動(dòng)的，從故障注入到測(cè)試序列識(shí)別再到TAG本身。不同的算法片段可以分割以應(yīng)對(duì)不同的應(yīng)力角和不同的故障檢測(cè)級(jí)別。分割形成了一個(gè)針對(duì)不同條件的測(cè)試序列池，這是由于不同用戶和應(yīng)用具有不同的要求。比如，生產(chǎn)測(cè)試期間，設(shè)計(jì)人員必須識(shí)別故障，以便他們能夠糾錯(cuò)，但是確定每個(gè)故障根源的完整分析可能十分耗時(shí)。然而，如果某種錯(cuò)誤經(jīng)常發(fā)生，設(shè)計(jì)人員會(huì)執(zhí)行更加復(fù)雜而昂貴的測(cè)試，以縮小故障范圍，從而能采取相應(yīng)的糾錯(cuò)措施。

　　圖9：FinFETs測(cè)試算法綜合

　　這些過(guò)程和測(cè)試全部在STAR存儲(chǔ)器系統(tǒng)中得以實(shí)現(xiàn)，考慮了來(lái)自大多數(shù)FinFET提供商的故障，這些故障在不同提供商之間具有很大的共性，盡管位單元彼此相差很大。

　　STAR存儲(chǔ)器系統(tǒng)還將可編程能力納入其中?？梢酝ㄟ^(guò)JTAG端口和TAP控制器更新算法，修改測(cè)試序列本身或?yàn)檎{(diào)試和診斷而升級(jí)算法，或者就是簡(jiǎn)單的算法升級(jí)，甚至是在現(xiàn)場(chǎng)。

　　使用STAR存儲(chǔ)器系統(tǒng)檢測(cè)并修復(fù)故障

　　Synopsys對(duì)FinFET潛在故障和缺陷的深入而徹底的分析內(nèi)建在了STAR存儲(chǔ)器系統(tǒng)之中，使得該系統(tǒng)可以在很多層次上使用，如圖10所示。最高層次是了解哪個(gè)存儲(chǔ)器例化單元出現(xiàn)失效，這對(duì)于生產(chǎn)測(cè)試和糾錯(cuò)可能就足夠了。下一個(gè)層次是故障的邏輯地址和物理地址。STAR存儲(chǔ)器系統(tǒng)可以確定故障位的物理X、Y坐標(biāo)。缺陷可以分類（單個(gè)位、成對(duì)位、整列等），故障可以分類并最終精確定位到故障部位。注意，所有這些都由芯片外面的STAR存儲(chǔ)器系統(tǒng)確定，而不是使用電子顯微鏡或其他更精細(xì)/昂貴的方式。

　　圖10：DesignWare STAR存儲(chǔ)器系統(tǒng)：多層次精密診斷

　　開發(fā)為SoC用戶（或存儲(chǔ)器IP設(shè)計(jì)人員）帶來(lái)高質(zhì)量結(jié)果的工具和IP是一個(gè)漫長(zhǎng)而持續(xù)的過(guò)程。從深入的存儲(chǔ)器設(shè)計(jì)知識(shí)開始，早期接觸多家代工廠的制程參數(shù)、大量的故障注入模擬、硅芯片特征化和精確的行為和結(jié)構(gòu)模型，該過(guò)程可能需要三年以上。深入理解FinFET特有缺陷得到了對(duì)面積影響更小和測(cè)試時(shí)間更少的優(yōu)化測(cè)試算法，外加對(duì)使缺陷易于顯現(xiàn)的應(yīng)力條件的認(rèn)識(shí)。最后，所有這些知識(shí)全部結(jié)合在STAR存儲(chǔ)器系統(tǒng)中用于創(chuàng)建自動(dòng)插入、快速測(cè)試和使產(chǎn)出最大化。

　　FinFET為使用預(yù)先插入的一組可調(diào)度的存儲(chǔ)器優(yōu)化時(shí)序提供了更多的可能性。BIST多路復(fù)用器可隨共享測(cè)試總線落實(shí)到位。這些測(cè)試總線可由定制數(shù)據(jù)通路創(chuàng)建者和處理器內(nèi)核進(jìn)行復(fù)用。Synopsys創(chuàng)立了多存儲(chǔ)器總線（MMB）處理器來(lái)充分利用FinFET提供的可能性。MMB與映射到該總線上的所有緩存共享BIST/BISR邏輯，因此不再需要存儲(chǔ)器包裝器，減小了面積占用和功率消耗（圖11）。

　　圖11：搭建在傳統(tǒng)STAR存儲(chǔ)器系統(tǒng)處理器上的MMB處理器獲得更高FinFET性能及更小面積

　　圖12展示了一個(gè)SoC實(shí)例，其中部分存儲(chǔ)器傳統(tǒng)地使用STAR存儲(chǔ)器系統(tǒng)，而CPU內(nèi)核中的存儲(chǔ)器則通過(guò)MMB處理器訪問(wèn)。MMB處理器不直接處理包裝器，而是訪問(wèn)圖12中紅色方框代表的總線端口。MMB處理器從CPU RTL中讀取信息，理解存儲(chǔ)器細(xì)節(jié)和寫入總線的配置，引起即時(shí)握手。

　　圖12：STAR存儲(chǔ)器系統(tǒng)MMB使用模型

　　維修故障

　　現(xiàn)代存儲(chǔ)器同時(shí)具有行和列冗余性（圖13）。檢測(cè)到故障時(shí)，可以通過(guò)在非易失性存儲(chǔ)器中記錄問(wèn)題和使用維修方案配置冗余列。STAR存儲(chǔ)器系統(tǒng)通過(guò)縮小故障范圍和確定置換出故障的方法來(lái)自動(dòng)進(jìn)行維修。這個(gè)過(guò)程可以對(duì)所有應(yīng)力角進(jìn)行優(yōu)化，故障在一個(gè)應(yīng)力角檢出并擴(kuò)大到下一個(gè)應(yīng)力角，以此類推。

　　圖13：使用行、列修復(fù)維持FinFET高良率

　　由于STAR存儲(chǔ)器系統(tǒng)的自動(dòng)化程度如此之高，診斷和修復(fù)可以按預(yù)定間隔在現(xiàn)場(chǎng)重復(fù)進(jìn)行，比如系統(tǒng)上電時(shí)或按預(yù)定的時(shí)間長(zhǎng)度。這種重復(fù)可以通過(guò)內(nèi)建冗余性消除因老化而產(chǎn)生的故障。

　　負(fù)偏壓溫度不穩(wěn)定性（NBTI）是FinFET最令人頭痛的一個(gè)特殊老化問(wèn)題（平面晶體管沒(méi)有這樣的問(wèn)題）。NBTI主要與溫度有關(guān)，會(huì)導(dǎo)致取決于 FinFET 工作溫度范圍的性能逐漸下降。

　　單粒子效應(yīng)和糾錯(cuò)

　　不僅會(huì)發(fā)生可預(yù)測(cè)的錯(cuò)誤，間歇性的軟性錯(cuò)誤也會(huì)發(fā)生。間歇性軟性錯(cuò)誤不需要用內(nèi)建冗余性修復(fù)。它們一般是高能粒子引起的。隨著位單元在較小的制程節(jié)點(diǎn)中靠得越來(lái)越近，單粒子效應(yīng)（SEE）可能會(huì)影響不止一位，而多位缺陷必須檢測(cè)并糾正。

　　為了應(yīng)對(duì)此類錯(cuò)誤，STAR存儲(chǔ)器系統(tǒng)包含一個(gè)ECC編譯器。該編譯器不僅提供“經(jīng)典”存儲(chǔ)器ECC（一般允許檢測(cè)多位錯(cuò)誤），而且還能處理一位糾錯(cuò)。另一方面，該ECC編譯器還能處理多位糾錯(cuò)。STAR存儲(chǔ)器系統(tǒng)ECC編譯器定義了相關(guān)的存儲(chǔ)器配置，用ECC存儲(chǔ)器取代了存儲(chǔ)器（當(dāng)然，它比需要的數(shù)據(jù)更寬：一個(gè)32位存儲(chǔ)器的寬度約為40位）。然后用所有系統(tǒng)測(cè)試和修復(fù)邏輯包裝該存儲(chǔ)器。

　　圖14：3D-IC中的外部存儲(chǔ)器測(cè)試

　　外部DRAM或memory-on-logic呈現(xiàn)出一組新的挑戰(zhàn)。利用硅通孔（TSV）或其他方法，DRAM的物理位置處在芯片上方，如圖14所示。不過(guò)，外界不可以直接訪問(wèn)存儲(chǔ)器，或者至少?zèng)]有達(dá)到測(cè)試它們所需要的性能。如果它們使用高速接口的話（如DDR4、JEDEC Wide I/O或Micron的混合存儲(chǔ)器立方體），測(cè)試工具無(wú)法輕易地?cái)r截存儲(chǔ)器與邏輯芯片之間的信號(hào)。相反，坐落在SoC上能夠與芯片之外的DRAM交互的引擎則能以需要的高速度驅(qū)動(dòng)這些接口。就像使用片上存儲(chǔ)器一樣，使用外部DRAM的SoC必須找出哪個(gè)存儲(chǔ)器、哪一位或者芯片堆疊中的哪個(gè)互聯(lián)失效及失效原因。STAR存儲(chǔ)器系統(tǒng)能夠滿足這個(gè)要求并經(jīng)常對(duì)其進(jìn)行修復(fù)。

　　STAR層次化系統(tǒng)

　　所有FinFET SoC都包括存儲(chǔ)器之外的其他模塊。它們會(huì)有其他混合信號(hào)IP，如PCIe、USB、DDR、PLL等。所有這些接口都需要自測(cè)試，很多情況下，故障需要檢測(cè)和維修。對(duì)快速I/O接口來(lái)說(shuō)，維修意味著調(diào)整、校準(zhǔn)和組幀。有些接口IP本身就包含存儲(chǔ)器，使得測(cè)試和維修更加復(fù)雜化。這種復(fù)雜系統(tǒng)需要象STAR層次化系統(tǒng)（如圖15所示）這樣的全面測(cè)試和維修基礎(chǔ)架構(gòu)。

　　圖15：DesignWare STAR層次化系統(tǒng)

　　STAR層次化系統(tǒng)是對(duì)STAR存儲(chǔ)器系統(tǒng)的補(bǔ)充，可以測(cè)試、調(diào)試和糾正混合信號(hào)非存儲(chǔ)器IP。作為一種層次化解決方案，STAR層次化系統(tǒng)能從次芯片級(jí)直至整個(gè)SoC取得IP及其測(cè)試向量，創(chuàng)建存取訪問(wèn)和接口，并在下一個(gè)級(jí)別上建立測(cè)試向量。

　　小結(jié)

　　如今Synopsys全面支持各種制程節(jié)點(diǎn)，包括14nm和16nm FinFET，而在10nm和7nm工藝上的工作也正在進(jìn)行之中。利用從這些制程節(jié)點(diǎn)的測(cè)試芯片中獲得的知識(shí)，STAR存儲(chǔ)器系統(tǒng)的各項(xiàng)創(chuàng)新將繼續(xù)提高針對(duì)嵌入式存儲(chǔ)器的測(cè)試和診斷能力，同時(shí)增加了優(yōu)化SoC良率的功能。

　　Synopsys還提供了STAR層次化系統(tǒng)，通過(guò)利用任何現(xiàn)有標(biāo)準(zhǔn)互連（如IEEE 1500）以及TAP控制器全面測(cè)試各種其他

　　混合信號(hào)和接口IP。

　　作者：Yervant Zorian博士，首席架構(gòu)師兼研究員Synopsys