新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 高端訪談 > 英特爾談工藝:堅(jiān)守摩爾定律優(yōu)勢(shì)依舊明顯

英特爾談工藝:堅(jiān)守摩爾定律優(yōu)勢(shì)依舊明顯

作者:李健 時(shí)間:2017-09-27 來(lái)源:電子產(chǎn)品世界 收藏
編者按:當(dāng)一直處于半導(dǎo)體工藝領(lǐng)先地位的英特爾在量產(chǎn)晶圓方面被TSMC和Samsung超越之際,英特爾選擇了在中國(guó)舉辦精尖制造日,本期高端訪談就由英特爾執(zhí)行副總裁兼制造、運(yùn)營(yíng)與銷(xiāo)售事業(yè)部總裁STACY J. SMITH來(lái)帶大家領(lǐng)略英特爾的工藝細(xì)節(jié)。

作者 / 李健 《電子產(chǎn)品世界》編輯

本文引用地址:http://2s4d.com/article/201709/364863.htm

  當(dāng)一直處于半導(dǎo)體工藝領(lǐng)先地位的在量產(chǎn)被TSMC和超越之際,選擇了在中國(guó)舉辦精尖制造日,本期高端訪談就由執(zhí)行副總裁兼制造、運(yùn)營(yíng)與銷(xiāo)售事業(yè)部總裁STACY J. SMITH來(lái)帶大家領(lǐng)略英特爾的工藝細(xì)節(jié)。

摩爾定律沒(méi)有失效

  摩爾定律只是工藝演進(jìn)的時(shí)間節(jié)點(diǎn)在延長(zhǎng),但超微縮技術(shù)讓英特爾能夠加速推進(jìn)密度的提升,借助節(jié)點(diǎn)內(nèi)優(yōu)化,產(chǎn)品功能每年都可以實(shí)現(xiàn)增強(qiáng)。

  目前整個(gè)行業(yè)都在放緩工藝發(fā)展的進(jìn)程,但工藝的進(jìn)步并不僅僅在于每一代工藝的更新,而是每一年都在進(jìn)步,盡管從22納米、14納米、10納米制程技術(shù)可能中間的時(shí)間更長(zhǎng),但是諸如14納米和10納米的晶體管密度都超過(guò)了以往的制程技術(shù),每一代英特爾邁出的步伐都在加大,這樣可以保證摩爾定律為業(yè)界指出的歷史趨勢(shì)。摩爾定律的創(chuàng)始人之一戈登·摩爾指出需要一年半到兩年的時(shí)間去換代,現(xiàn)在可能需要更長(zhǎng)的時(shí)間,但是英特爾能夠?qū)崿F(xiàn)更高的密度提升以延續(xù)其發(fā)展。此外還有非常重要的一點(diǎn),正是因?yàn)槊總€(gè)制程技術(shù)更高的生命周期,英特爾能夠?qū)崿F(xiàn)同一節(jié)點(diǎn)內(nèi)每一年的增強(qiáng),把它稱(chēng)為14nm+、14nm++的命名方式,對(duì)于10納米制程技術(shù)也是這樣。英特爾每一年都做捆綁的架構(gòu)、性能、功能的優(yōu)化,讓客戶(hù)得到更好的優(yōu)化惠及。特別的,強(qiáng)調(diào)雖然工藝節(jié)點(diǎn)的更新時(shí)間在放緩,但超微縮技術(shù)的力量是非常強(qiáng)的,超微縮技術(shù)能夠讓14納米和10納米上的晶片面積縮小0.5倍以上。這從根本上來(lái)說(shuō)非常重要的一點(diǎn)。

  從另一個(gè)層面上,為大家展示了成本方面的變化,從Broadwell到Skylake,Skylake和Haswell的成本非常類(lèi)似。如果做一個(gè)比較,KabyLake的成本比Haswell要低一些,但KabyLake比Haswell的晶體管數(shù)量多了8億個(gè),KabyLake全新更高類(lèi)級(jí)的產(chǎn)品的低成本正是因?yàn)榧軜?gòu)的完善以及摩爾定律來(lái)推動(dòng)實(shí)現(xiàn)的。所以摩爾定律仍然是一種真理的存在。它的成本與上一代是類(lèi)似的。特別談到,摩爾定律帶來(lái)的優(yōu)勢(shì)有兩點(diǎn),第一,每一次成本都會(huì)降低;第二,能夠不斷地實(shí)現(xiàn)產(chǎn)品的逐年提升。所以針對(duì)質(zhì)疑摩爾定律是否失效這個(gè)問(wèn)題,如果將其量化為摩爾定律是否能夠帶來(lái)同樣的效益。簡(jiǎn)潔的回答,是的,因?yàn)槲⒖s技術(shù)正在進(jìn)一步發(fā)展。

10納米工藝王者歸來(lái)

  隨著競(jìng)爭(zhēng)對(duì)手相繼推出10納米的先進(jìn)工藝,英特爾的10納米工藝遲遲沒(méi)有宣布量產(chǎn),因?yàn)樽鳛槟柖蓤?jiān)定執(zhí)行者和正統(tǒng)繼承人的英特爾幾十年來(lái)第一次失去了在半導(dǎo)體工藝量產(chǎn)級(jí)制程的數(shù)字層面的領(lǐng)先,迫于各方的壓力,英特爾不得不面對(duì)這樣的質(zhì)疑聲“你是否失去了半導(dǎo)體工藝的領(lǐng)先地位?”

  這一次,在北京的活動(dòng)現(xiàn)場(chǎng),Smith代表英特爾對(duì)這個(gè)問(wèn)題做了正面的回應(yīng),因?yàn)槌⒖s技術(shù)的使用處理得更好,所以英特爾仍然是按照摩爾定律在推動(dòng)14納米制程技術(shù)。“相比于競(jìng)爭(zhēng)對(duì)手在FinFET(三柵極晶體管)的技術(shù)上密度并沒(méi)有提升,他們稱(chēng)之為低節(jié)點(diǎn),他們的曲線和我們的曲線的差距越來(lái)越大,開(kāi)始出現(xiàn)越來(lái)越大的分歧。結(jié)果使得市場(chǎng)上友商10納米的制程技術(shù)晶體管密度只相當(dāng)于英特爾14納米制程晶體管密度,卻晚于英特爾14納米制程三年。業(yè)界沿用的這樣一種節(jié)點(diǎn)命名的方式導(dǎo)致了觀念的混淆,我們認(rèn)為制程技術(shù)應(yīng)該以實(shí)踐來(lái)度量?!?/p>

  Smith介紹,英特爾在14納米工藝上開(kāi)啟了超微縮技術(shù),使得在14納米工藝上的應(yīng)用前所未有地實(shí)現(xiàn)了0.37倍的邏輯單元性能提升。在10納米上英特爾也不斷推動(dòng)超微縮技術(shù)的應(yīng)用,鰭片間距從42納米降低到34納米,最小金屬間隔從52納米微縮到36納米,英特爾是業(yè)界首家開(kāi)始使用這種超微縮的方法在10納米工藝上的廠商,來(lái)更好地實(shí)現(xiàn)雙圖案成形,單元高度、柵極間距也分別從399納米降低到272納米以及70納米到54納米。除此之外,英特爾還采用多項(xiàng)技術(shù)進(jìn)一步提升10nm工藝的實(shí)際效果。對(duì)比14納米技術(shù),英特爾的10納米鰭片的高度提高約25%,間距縮小約25%。相比14納米,借助鰭片間距和金屬間距微縮特性,10納米單元高度降低為0.68倍。微縮技術(shù)的使用不僅僅針對(duì)邏輯單元,而SRAM單元也不斷針對(duì)微處理器產(chǎn)品采用超微縮技術(shù),進(jìn)一步提升他們的密度以及效能比。對(duì)比14納米,SRAM單元面積縮小了約0.6倍。

重要的發(fā)布

  作為制造業(yè)務(wù)的負(fù)責(zé)人,Smith這次主導(dǎo)了三項(xiàng)非常重要的技術(shù)和策略的發(fā)布。

  英特爾公司首次從北京向全世界直播10納米晶圓的全球首發(fā)。英特爾的10納米技術(shù)是一整代的技術(shù)進(jìn)步,比友商在密度上高了很多,將性能提升到了一個(gè)全新境界。

  其次,英特爾宣布推出全球首個(gè)面向低功耗物聯(lián)網(wǎng)以及移動(dòng)產(chǎn)品的FinFET技術(shù)工藝22FFL,基于已經(jīng)被驗(yàn)證的22納米和14納米技術(shù),全新的超低漏電晶體管也搭載其中,使其漏電率降低100多倍。在22納米技術(shù)基礎(chǔ)上提供簡(jiǎn)化的互聯(lián)技術(shù)以及設(shè)計(jì)規(guī)則,同時(shí)實(shí)現(xiàn)了更高水平的設(shè)計(jì)自動(dòng)化,完整的射頻設(shè)計(jì)獲得了支持。

  再者,Smith代表英特爾開(kāi)啟強(qiáng)化代工服務(wù)的戰(zhàn)略新重點(diǎn),希望將其領(lǐng)先業(yè)界的半導(dǎo)體制造水平開(kāi)放給有需要的客戶(hù),希望在各個(gè)市場(chǎng)細(xì)分環(huán)節(jié)的客戶(hù)都有更好的選擇權(quán),幫助他們有更多的選擇空間。

  本文來(lái)源于《電子產(chǎn)品世界》2017年第10期第1頁(yè),歡迎您寫(xiě)論文時(shí)引用,并注明出處。



評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉