基于NiosII軟核的HDLC通信協(xié)議的實現(xiàn)

一 引言

　　HDLC（High-level Data Link Control)協(xié)議是通信領域中應用最廣泛的協(xié)議之一，是面向比特的高級數(shù)據(jù)鏈路控制規(guī)程，具有強大的差錯檢測功能和同步傳輸特點，保證數(shù)據(jù)的可靠傳輸[3]。市場上很多專用的HDLC芯片因追求功能的完備，而使芯片的控制變得復雜。實際上對某些特殊的場合，可選擇HDLC協(xié)議中最符合系統(tǒng)要求的部分功能，設計一種功能相對簡單、使用靈活的控制器。

　　NiosII系統(tǒng)是Altera公司的SoPC解決方案，它是一個運行在FPGA上的32位RSIC處理器。Altera公司對于NiosII的開發(fā)提供了強大的設計開發(fā)平臺QuartusII、SOPC Builder以及NiosII IDE[2] [4]。這樣，硬件電路與外設的連接，NiosII軟核的配置，C語言編寫與調(diào)試可有機地結合起來，大大提高了系統(tǒng)設計的效率，便于系統(tǒng)的更新與升級。

　　本設計即是采用Altera公司的CYCLONEII芯片ＥＰ2C35-672 FPGA實現(xiàn)基于NiosII的HDLC協(xié)議控制系統(tǒng)。在完成通信協(xié)議、保證可靠通信的前提下，最終實現(xiàn)主控機與基站終端之間實時、可靠的信息交互與監(jiān)控管理功能[1]。

　　二 HDLC協(xié)議說明[3]

　　HDLC協(xié)議具有以下特點：數(shù)據(jù)報文可透明傳輸；全雙工通訊；采用窗口機制和捎帶應答；采用幀校驗序列，并對信息幀進行順序編號，防止漏收或重收，傳輸可靠性高；傳輸控制功能和處理功能分離，應用非常靈活。HDLC執(zhí)行數(shù)據(jù)傳輸控制功能，一般分為3個階段：數(shù)據(jù)鏈路建立階段、信息幀傳送階段、數(shù)據(jù)鏈路釋放階段。

　　HDLC協(xié)議以幀為基本信息單位傳輸數(shù)據(jù)，無論是傳輸數(shù)據(jù)信息或是控制信息，每個幀都采用統(tǒng)一的幀格式，如圖1所示：

圖1 HDLC幀格式

　　1． 標志字段（F）

　　HDLC協(xié)議規(guī)定，所有信息的傳輸必須以一個標志字開始，且以同一個標志字結束，這個標志字就是01111110。接收方可以通過搜索01111110來判斷幀的開始和結束，以此建立幀同步。

　　2． 地址字段（A）

　　地址字段表示鏈路上站的地址。地址字段為8位，也可用8的倍數(shù)進行擴展，用于標識接收該幀的站地址。

　　3． 控制字段（C）

　　控制字段為8位，用來表示幀類型、幀編號以及命令、響應等。由圖1知，由于C字段的構成不同，可以把HDLC幀分為三種類型：信息(I)幀、監(jiān)控(S)幀、無編號(U)幀。在控制字段中，第1位是“0”的為I幀，第1、2位是“10”的為S幀，第1、2位是“11”的為U幀。

　　4． 信息字段（I）

　　信息字段內(nèi)包含了用戶的數(shù)據(jù)信息和來自上層的各種控制信息。在I幀和某些U幀中，具有該字段。HDLC幀的信息長度是可變的，其長度由收發(fā)站緩沖器的大小和線路的差錯情況決定，但必須是8bit的整數(shù)倍。它可傳送標志字以外的任意二進制信息。

　　5．幀校驗序列字段（FCS）

　　幀校驗序列用于對幀進行CRC循環(huán)冗余校驗。在HDLC協(xié)議中采用16位循環(huán)冗余校驗碼進行差錯控制，其校驗范圍從地址字段的第1比特到信息字段的最后1比特的序列，并且規(guī)定為了透明傳輸而插入的“0”不在校驗范圍內(nèi)。它的生成多項式為g(x)=X16+X12+X5+1。

　　三 系統(tǒng)簡介

　　基站系統(tǒng)往往被安置在比較分散、環(huán)境比較惡劣且無人值守的地方，因此它運行的可靠性就顯得尤為重要。SOPC的諸多特點滿足了此類系統(tǒng)的要求?；诖硕ㄎ?，該系統(tǒng)選用pc機作為監(jiān)控中心，SOPC片上系統(tǒng)作基站端，它們之間采用HDLC協(xié)議來實現(xiàn)可靠通信。監(jiān)控中心完成建立和斷開鏈路的功能，SOPC基站系統(tǒng)除了接收、執(zhí)行監(jiān)控中心發(fā)來的命令外，還要完成現(xiàn)場數(shù)據(jù)的采集控制，并將數(shù)據(jù)上傳至監(jiān)控中心。

　　對于通信雙方，數(shù)據(jù)都有發(fā)送與接收兩個傳輸方向，即上行數(shù)據(jù)流和下行數(shù)據(jù)流。發(fā)送數(shù)據(jù)時，按照HDLC協(xié)議，先將數(shù)據(jù)封裝成幀，即加上幀頭、地址字段、控制字段、信息字段、CRC校驗段、幀尾，當緩沖區(qū)有空間時，將成幀數(shù)據(jù)送交緩沖區(qū)待發(fā)送，數(shù)據(jù)幀再經(jīng)UART送到對方的RS-232接口，數(shù)據(jù)進入收方的緩沖區(qū)，收方則執(zhí)行與發(fā)送相反的操作，即從緩沖區(qū)讀出數(shù)據(jù)、對其解幀、CRC校驗判斷、解碼，并按照所提取的信息執(zhí)行相應操作。完整的系統(tǒng)總框圖如圖2所示：

圖2 系統(tǒng)框圖

　　四 基于NiosII的SOPC功能設計

　　分為硬件設計與軟件設計，分別在QuartusII、SOPC Builder和NiosII IDE中完成。

　　1 硬件設計

　　(1) 硬件設計結構

　　硬件設計結構包括RS-232接口、PIO接口、顯示模塊和自定義CRC校驗指令，這些部分都是用NiosII軟核來配置的。NiosII作為系統(tǒng)的流程控制中心，其作用是不言而喻的，通過采用SOPC Builder對NiosII進行定制，極大的減少了系統(tǒng)的使用資源。整個系統(tǒng)硬件設計框圖如圖3所示：

圖3 NiosII硬件原理圖

　?。?）NiosII軟核配置

　　利用QuartusII軟件中的SOPC Builder，添加處理器、總線、片內(nèi)ROM、PIO、UART、NiosII其它外設及接口。系統(tǒng)的頂層模塊由NiosII軟核處理器標準版和系統(tǒng)時鐘組成，系統(tǒng)時鐘通過鎖相環(huán)PLL再分配給各外設及SDRAM。

　?。?）自定義CRC校驗指令

　　可編程軟核處理器最大的特點是靈活到可以方便的增加指令，這樣可以把系統(tǒng)中用軟件處理耗時多的關鍵算法用硬件邏輯電路來實現(xiàn)。自定義指令其實就是用戶讓NiosII軟核完成的一個功能，這個功能由采用HDL語言描述的電路模塊來實現(xiàn)，該模塊被連接到NiosII軟核的算術邏輯部件上。

　　CRC校驗的一般算法需要大量的邏輯與循環(huán)運算，如果用軟件來實現(xiàn)則要占用很多個時鐘周期，使系統(tǒng)的效率降低，而用硬件完成則僅需要幾個時鐘周期。NiosII正好提供了用戶自定義指令的功能，因此給NiosII添加自定義CRC校驗指令來完成該部分功能，大大提高了系統(tǒng)的效率。

　　2 NiosII應用軟件設計

　　NiosII應用軟件用C語言實現(xiàn)，完成了HDLC協(xié)議和對基站系統(tǒng)的控制兩個任務。首先完成HDLC協(xié)議中所要求的解幀校驗處理、數(shù)據(jù)重新打包轉(zhuǎn)發(fā)、錯誤處理等操作，確保通訊的暢通與可靠?；径嗽诮邮盏奖O(jiān)控中心的命令后，在應用軟件的控制下，驅(qū)動設備執(zhí)行相應操作，主要是對溫度、濕度、電壓、煙感度等參數(shù)的讀取及環(huán)境參數(shù)的調(diào)整，執(zhí)行完畢后將結果反饋回監(jiān)控中心。基于此思想，NiosII軟件分為HDLC協(xié)議實現(xiàn)部分和命令執(zhí)行部分。

　?。?） 協(xié)議實現(xiàn)部分

　　a、接收數(shù)據(jù)

　　首先，建立鏈路完成對幀序列、各種外設參量、標志位等變量的初始化。函數(shù)void DeFrame( )用于每收到一幀后的解幀處理，即包括幀長度的判斷、CRC 校驗、幀類型辨認、幀序號的對照。CRC校驗碼的運算由函數(shù)ALT_CI_CRC_CCITT( )完成，具體操作是調(diào)用配置的自定義CRC校驗指令，賦數(shù)據(jù)值，然后通過硬件運算返回計算的CRC碼，再和數(shù)據(jù)幀中的校驗碼對比，相同則是正確信息，不等則判為錯誤信息。

　　b、發(fā)送數(shù)據(jù)

　　定義變量volatile int edge_capture來進行基站環(huán)境參數(shù)信息的捕捉，如溫度、濕度、電壓等。NiosII應用軟件根據(jù)對環(huán)境參量的讀取和判斷，還要對異常狀況做特殊處理。比如，如果某參量出現(xiàn)超標則必需立刻發(fā)送信息幀進行告警，以使用戶進行及時的調(diào)整。

　　具體發(fā)送時，數(shù)據(jù)先裝幀再送入緩沖區(qū)等待。為了防止幀丟失造成通訊雙方處于僵滯的等待狀態(tài)，引入計時器，即每發(fā)一次信息幀都要啟動計時器進行計時，若計時器溢出，重發(fā)上一幀并重新計時。以發(fā)送電壓值為例，對其具體過程進行說明：

　　void InfoVoltageFrame( )； //裝電壓幀

　　void SendBuf(unsigned char Frame[],int SendDataLen)； //幀送緩沖區(qū)

　　void TimeDelay( )； //啟動計時器

　　若超時，置超時標志DelayFlag=1；

　　在此條件下，調(diào)用函數(shù)ReSendFrame( )； //重發(fā)上一幀

　　再次啟動計時器TimeDelay( )；

　　c、HDLC協(xié)議中滑動窗口的處理

　　只將滑動窗口協(xié)議中最關鍵的幀序號變化的具體代碼呈現(xiàn)出來：

　　……

　　If ((RvByte(2) And HF)/2)=VR Then 'NS與VR作比較，相等則接收并發(fā)送確認幀

　　VR = ((VR + 1) And H7)

　　……

　　If (RvByte(2) And HF) = 1 Then '收到確認S幀

　　SysTime.Enabled = False

　　VS = ((VS + 1) And H7)

　　……

　　（2）命令執(zhí)行軟件部分

　　這部分軟件主要是驅(qū)動設備執(zhí)行相應命令。一方面，監(jiān)控中心啟動自動監(jiān)控功能， NiosII每隔5秒會接收到監(jiān)控中心發(fā)來的讀取參量信息命令，NiosII執(zhí)行命令并讀取外設參量送至發(fā)送緩存；另一方面，若環(huán)境參量發(fā)生變化，NiosII會對其進行判斷，如果超標則立即主動發(fā)告警信息幀給監(jiān)控中心。

　　五 結束語

　　本文提出了一種基于ＦＰＧＡ的ＨＤＬＣ協(xié)議控制系統(tǒng)設計方案，并利用Altera公司的CYCLONEII芯片ＥＰ2C35-672來實現(xiàn)。實踐表明，利用NiosII實現(xiàn)的HDLC協(xié)議控制系統(tǒng)操作簡單、使用靈活，能夠很好地應用于各種小型通信設備。通過不同階段大量的測試，系統(tǒng)工作可靠、穩(wěn)定，完成了實時可靠的通訊與準確的控制。

　　本文作者創(chuàng)新點:

　　1、 技術手段的創(chuàng)新：使用NiosII這種新型的SOPC技術實現(xiàn)了ＨＤＬＣ協(xié)議。

　　2、 應用領域的創(chuàng)新：實現(xiàn)了對基站各種信息（如工作電壓、環(huán)境溫度、濕度、煙感度等）的實時監(jiān)控與可靠管理。