DAC34H84 二次諧波性能優(yōu)化與PCB布局建議

1. 引言

DAC34H84 是一款由德州儀器（TI）推出的四通道、16 比特、采樣 1.25GSPS、功耗1.4W高性能的數(shù)模轉(zhuǎn)換器。支持625MSPS 的數(shù)據(jù)率，可用于寬帶與多通道系統(tǒng)的基站收發(fā)信機。

由于無線通信技術(shù)的高速發(fā)展與各設(shè)備商基站射頻拉遠單元（RRU/RRH）多種制式平臺化的要求，目前收發(fā)信機單板支持的發(fā)射信號頻譜越來越寬，而中頻頻率一般沒有相應提高，所以中頻發(fā)射DAC 發(fā)出中頻（IF）信號的二次諧波（HD2）或中頻與采樣頻率 Fs混疊產(chǎn)生的信號（Fs-2*IF）離主信號也越來越近，因此這些非線性雜散越來越難被外部模擬濾波器濾除。這些雜散信號會降低發(fā)射機的SFDR 性能，優(yōu)化DAC 輸出的二次諧波性能也就變得越來越重要。

2. 二次諧波的產(chǎn)生

在理想狀態(tài)下，DAC 的輸出狀態(tài)發(fā)生變化時，它應該從當前值直接跳變到期望的新值。但是實際上當DAC 輸出狀態(tài)改變時，如下圖所示，是可能會引起過沖與下沖現(xiàn)象的。

圖1 DAC 輸出狀態(tài)切換

這種現(xiàn)象是由 DAC 內(nèi)部電流源相鄰走線的互容效應以及狀態(tài)變化時內(nèi)部開關(guān)切換不同步引起的。

互容效應會在電流源線路上引入相鄰線路的電流，形成串擾從而形成過沖或下沖脈沖。

圖2 Three bit binary DAC

如上圖所示，以3 bit 的 binary DAC 為例，在進行代碼 011 到 100 狀態(tài)切換時，需要同時切換 3 個電流源開關(guān)，此時就可能會產(chǎn)生上述過沖與下沖現(xiàn)象。

圖 3 脈沖對正弦信號的影響

這些過沖與下沖脈沖將會產(chǎn)生 DAC 輸出信號的諧波。以正弦波二次諧波的產(chǎn)生為例，如上圖所示 DAC 在成形正弦信號時，由過沖與下沖效應引起的脈沖信號數(shù)量在一個周期內(nèi)正好是兩次，從而產(chǎn)生了此正弦信號的二次諧波。

改善 DAC 二次諧波性能的方法主要有兩種：1.通過 DAC 模擬輸出端合理的 PCB布局來優(yōu)化。2.使用數(shù)字預失真算法產(chǎn)生一個幅度相同，相位相差180 度的信號來抵消 DAC的諧波。本文主要介紹第一種方法。

DAC 的 HD2 性能可以通過良好的 PCB走線布局來優(yōu)化?，F(xiàn)在的 RRU收發(fā)信機采用的都是DAC+IQ 調(diào)制器的解決方案。DAC 的模擬輸出端口與IQ 調(diào)制器的模擬輸入端口之間的 PCB布局會直接影響系統(tǒng)的線性性能。如果擁有良好的PCB 走線布局，DAC+IQ 調(diào)制器的諧波性能會相對單獨的 DAC 有所提高。

PCB 布局在為了滿足等長線要求時，通常會采用多個連續(xù)U 字的蛇型繞線法。這些 U字形在高中頻時會形成互感效應。此外 DAC 的模擬輸出端口與IQ 調(diào)制器的模擬輸入端口電阻的位置會影響阻抗連續(xù)性，從而引起回波。以上兩個效應都會影響DAC 的諧波性能。

DAC 的 2 次沖擊響應模型如下：

h(t) =A + B*x(t) + C*x²(t)

假設(shè)通過 DAC I+路的信號為 x(t)=k*cos(ωt)

那么 h(t) = A + Bk*cos(ωt) + Ck*cos²(ωt)

= A + Bk*cos(ωt) + Ck* [cos(2ωt)+1]/2

= A + 0.5*Ck + Bk*cos(ωt) + 0.5*Ck* cos(2ωt)

2 次諧波可以表示為0.5*Ck* cos(2ωt)

2 次諧波的回波為 Dk*cos(2ωt+φ)

= Dk*[cos(2ωt)cosφ - sin(2ωt)sinφ]

總 2 次諧波表達式為 k(0.5*C+D*cosφ) cos(2ωt) - Dk*sin(2ωt)sinφ

多通道 DAC 的所有通道的 C、k 與ω是相同的，不相同的是由PCB布局阻抗不連續(xù)與互感效應引起的回波幅值D 與回波相位φ。它們帶來了HD2 性能的差異性。

3. DAC34H84 模擬輸出接口PCB 布局建議

適合 DAC34H84 的 IQ 調(diào)制器為 TRF3705，它具有高線性性能，其OIP3 性能高達 30dBm。為了充分發(fā)揮 DAC34H84 的線性性能，提供更好的 HD2 性能與 HD2 一致性。建議的DAC34H84+TRF3705系統(tǒng) PCB 布局如下：

圖 4 DAC34H84+TRF3705推薦 PCB布局

（1） 圖中紅色圈內(nèi)為 DAC34H84 模擬輸出端電阻，將它們放置得離 DAC34H84 的模擬輸出 pin腳盡可能的近。

（2） 圖中四個藍色圈內(nèi)為 IQ 調(diào)制器 TRF3705 的信號輸入端電阻，將它們放置得離 TRF3705 輸入pin腳盡可能的近。

這么做的原因是為了保持阻抗的連續(xù)性。果當DAC 模擬輸出端與 IQ 調(diào)制器信號輸入端的 50Ω電阻離端口距離3 英寸（360ps）時仿真結(jié)如下：

當 DAC 模擬輸出端與IQ 調(diào)制器信號輸入端的 50Ω電阻緊貼端口時，其仿真結(jié)果如下：

通過以上仿真對比可以得出，將端口電阻放置到離端口越近的位置，阻抗就越均衡，信號質(zhì)量也就越高（以上信號質(zhì)量仿真引用于”DAC3484 TRF3705 interface termination，Hsia Kang”）。

（3） 除 DAC34H84 模擬輸出走等長差分線以外，圖中綠線所指的 DAC34H84 的兩對 I 路與 Q 路也需要走等長線，并且在繞線時盡可能的不要一直連續(xù)使用 U 字型繞線，以此來保證 I路與 Q 路的相位平衡并減少不必要的互感效應。

（4） DAC34H84 與 TRF3705 之間的走線盡可能的不要經(jīng)過過孔，各個模擬通道保持在 PCB 的同一層，以避免過孔引入的寄生電容。

（5） 圖中 1:1 作為傳輸線使用的巴倫理論上可以提升 PCB 走線的阻抗連續(xù)性，從而提供更優(yōu)的諧波性能。如果嚴格按照建議（1）、（2）、（3）、（4）進行了 PCB 布局，此巴倫的效果在中頻低于200MHz 時就不明顯了，如果空間不夠可以移除。

以上措施會提供更好的IQ 平衡與阻抗連續(xù)性，減小 PCB 走線寄生電容、幅度與相位誤差以及耦合與互感效應，從而提高DAC34H84+TRF3705 輸出系統(tǒng)的線性。

通過大量對比測試表明，嚴格按照上述建議進行PCB 布局的 DAC34H84+TRF3705 評估板的HD2 性能會比未嚴格按照上述建議進行PCB 布局的評估板的 HD2 性能優(yōu)化 3 至 6dB。HD3、HD5、HD7 也有著不同程度的優(yōu)化。

4. 結(jié)論

通過合理的PCB布局，能夠充分發(fā)揮 DAC34H84+TRF3705 系統(tǒng)的線性性能。其二次諧波性能會優(yōu)化至少3dB,使其在超寬帶平臺化系統(tǒng)與要求最為嚴格的多載波 GSM 系統(tǒng)中更加具有優(yōu)勢。

5. 參考文獻

DAC34H84 datasheet，2011 年 9 月修訂版，Texas Instruments Inc。

TSW30H84EVM PCB layout,2011 年 9 月，Texas Instruments Inc。

DAC3484 TRF3705 interface termination，2011年 6月，Hsia Kang，Texas Instruments Inc。