基于FPGA實(shí)現(xiàn)塔康地面信標(biāo)信號發(fā)生器設(shè)計

摘要：為滿足某型飛機(jī)塔康設(shè)備檢測儀器要求，對其提供穩(wěn)定、可靠、多樣的塔康地面信標(biāo)信號。設(shè)計利用Altera公司的 EP4CE6E22C8為控制核心，以DAC813JP為DA轉(zhuǎn)換器，運(yùn)用DDS基本原理，通過QuartusII軟件編寫塔康地面信標(biāo)信號發(fā)生器的每個單元模塊，最終完成整個設(shè)計方案。并進(jìn)行了Matlab與QuartusII相結(jié)合的仿真驗(yàn)證，同時設(shè)計連接了外部電路。相較于傳統(tǒng)塔康地面信標(biāo)信號發(fā)生器操作簡單，便于升級，能夠滿足檢測儀器的各項(xiàng)要求。

關(guān)鍵詞：塔康信號;直接數(shù)字頻率合成;現(xiàn)場可編程門陣列;數(shù)模轉(zhuǎn)換器

塔康(TACAN)是戰(zhàn)術(shù)空中導(dǎo)航系統(tǒng)的簡稱，是美國1955年研制并投入裝備的近程無線電導(dǎo)航系統(tǒng)，是一種測角測距系統(tǒng)。“塔康”系統(tǒng)，又稱作極坐標(biāo)系統(tǒng)，能利用一個射頻通道同時傳遞距離與方位信息，從而簡化了機(jī)載設(shè)備，同時減少了對頻段的占用。該系統(tǒng)可供飛機(jī)的出航、歸航以及圓周飛行等航線飛行時使用，且在我軍各類飛機(jī)上大量裝備，因此設(shè)計塔康地面信標(biāo)模擬器，用于檢測機(jī)載塔康設(shè)備具有重要作用。由于FPGA具有快速、靈活控制、設(shè)計周期短，同時 DDS具有高分辨率，實(shí)現(xiàn)方法靈活的特點(diǎn)，所以本文研究了FPCA內(nèi)嵌DDS技術(shù)實(shí)現(xiàn)塔康方位信號發(fā)生器的解決方案。

1 基本原理

1.1 塔康信號

TACAN系統(tǒng)由塔康地面設(shè)備(塔康信標(biāo)臺)和機(jī)載設(shè)備兩部分構(gòu)成。該系統(tǒng)使用的是脈沖調(diào)制技術(shù)，并且它使用極坐標(biāo)的方式來表示距離和方位。其中，系統(tǒng)通過天線的旋轉(zhuǎn)產(chǎn)生一個旋轉(zhuǎn)的多波瓣方向性圖來獲取方位，并且能夠提供粗、精方位信息。如圖1。塔康信號是由塔康地面信標(biāo)臺以15 Hz和135 Hz復(fù)合調(diào)制的旋轉(zhuǎn)場向空中發(fā)射脈沖，形成15Hz和135 Hz脈沖包絡(luò)調(diào)制信號，這些信號包括方位基準(zhǔn)信號和方位包絡(luò)信號，基準(zhǔn)信號用脈沖編碼來識別，包絡(luò)信號則是利用脈沖序列幅度的方式來進(jìn)行傳送。其表達(dá)式為：

Q(t)=A0+A1sin(2πft)+A2sin(9×2πft) (1)

式中：f=15 Hz，A0為直流分量，A1、A2分別為大包絡(luò)、小包絡(luò)的調(diào)制幅度。經(jīng)過調(diào)制后的信號就攜帶方位信息。在測量方位時，機(jī)載設(shè)備跟蹤主、輔基準(zhǔn)脈沖，計算出基準(zhǔn)與包絡(luò)相位零點(diǎn)之間的相位差，便可以完成定位工作。其調(diào)制信號如圖2所示。

1.2 包絡(luò)調(diào)制信號產(chǎn)生方案

塔康信號外包絡(luò)是由15 Hz和135 Hz正弦波疊加后形成的波形。因?yàn)樵撔盘栴l率不高，本設(shè)計將輸出的數(shù)字幅度值通過DAC芯片及調(diào)理電路轉(zhuǎn)換為所需要的包絡(luò)信號。本設(shè)計中信號通過在 FPGA內(nèi)部應(yīng)用DDS技術(shù)來產(chǎn)生，使用VHDL語言編寫相位累加器、正弦波數(shù)據(jù)ROM，從而實(shí)現(xiàn)直接數(shù)字頻率合成。最后將數(shù)字信號送到數(shù)模轉(zhuǎn)換器 DAC，由DAC輸出所需要的波形。塔康信號的AM調(diào)制包絡(luò)是由15 Hz和135 Hz正弦波疊加而成。通過FPGA應(yīng)用DDS技術(shù)，產(chǎn)生兩路正弦波疊加后對應(yīng)的幅度量化值，然后將波形數(shù)據(jù)送到數(shù)模轉(zhuǎn)換器DAC 813JP轉(zhuǎn)換為模擬波形，最后通過低通濾波器濾波送到調(diào)制電路使用。

2 系統(tǒng)方案設(shè)計

方案以Altera公司的Cyclone系列的EP1C12Q240C8芯片為核心，以QuartusII為軟件平臺，以FPGA開發(fā)板為硬件平臺，在FPGA內(nèi)部編寫不同的功能模塊，加上外擴(kuò)的DA轉(zhuǎn)換器和低通濾波器，完成塔康信號發(fā)生器的設(shè)計。其總體方案如圖3所示。

2.1 系統(tǒng)外部電路設(shè)計

通過單片機(jī)為信號發(fā)生器提供信號所需要的參數(shù)以便滿足檢測儀不同的要求。數(shù)模轉(zhuǎn)換器是數(shù)字電路和模擬電路連接的橋梁，F(xiàn)PGA輸出的波形數(shù)據(jù)用DAC813JP進(jìn)行D/A轉(zhuǎn)換，然后輸出信號經(jīng)過I/V轉(zhuǎn)換后，通過低通濾波器輸出。本設(shè)計采用巴特沃茲二階濾波器濾波。

外部電路的具體設(shè)計在此就不再贅述。

2.2 系統(tǒng)軟件功能實(shí)現(xiàn)

本設(shè)計的實(shí)現(xiàn)軟件功能的模塊主要分為3個單元。首先用VHDL語言在軟件平臺QuartusII中編寫每個單元并生成原理圖，然后在頂層模塊文件中將每個單元原理圖連接起來，最后配置引腳并進(jìn)行編譯，從而完成整個軟件部分的設(shè)計。

2.2.1 頻率控制字模塊

頻率控制字K是二進(jìn)制的相位增量值，它控制著最后輸出波形頻率的大小。作為相位累加器的輸入，它的好壞直接影響整個系統(tǒng)的功能和性能。為產(chǎn)生所需要的頻率控制字K，單片機(jī)輸入的控制量通過串行外圍設(shè)備接口與FPGA進(jìn)行通信。其流程框圖如圖4所示。

2.2.2 相位累加器模塊

相位累加器是FPGA邏輯控制的核心部分，一般由加法器和同步寄存器構(gòu)成，實(shí)現(xiàn)相位累加。相位增量△φ=2π/2N對應(yīng)的二進(jìn)制表示為A△φ，即頻率控制字K。K與輸出頻率f0呈簡單的線性關(guān)系：

因此只要對相位的量化值進(jìn)行累加，即可得到當(dāng)前信號的向未知。在參考時鐘的作用下，相位累加器進(jìn)行線性的相位累加，當(dāng)累加器溢出時即完成一個周期性動作，系統(tǒng)完成一個周期的頻率合成信號，累加器的溢出頻率就是系統(tǒng)輸出的信號頻率。

本設(shè)計采用3級流水線設(shè)計，與普通相位累加器相比，雖然延時了兩個時鐘周期才輸出結(jié)果，但是結(jié)果沒有發(fā)生任何改變，反而大大提高了相位累加器的計算速率。

2.2.3 波形數(shù)據(jù)ROM模塊

相位累加器的輸出值即為波形數(shù)據(jù)ROM的查詢地址，通過ROM進(jìn)行相位-幅度的轉(zhuǎn)換，就可以在給定的時間上確定波形的抽樣幅值。ROM模塊直接由QuartusII中MegaWizard Plug—in Manager工具產(chǎn)生。要產(chǎn)生ROM模塊，需要.mif文件?？梢岳肕atlab產(chǎn)生.mif文件，但是其產(chǎn)生的.mif文件不可以直接使用，需要添加程序：