現(xiàn)可使用60 GHz回程鏈路提升蜂窩容量

摘要：基于Xilinx Zynq SoC和ADI V頻段芯片組的完整60 GHz雙向數(shù)據(jù)通信方案能夠提供小型蜂窩回程市場(chǎng)所需的性能和靈活性。

　　全球蜂窩網(wǎng)絡(luò)上對(duì)數(shù)據(jù)的需求不斷增長(zhǎng)，迫使運(yùn)營(yíng)商想法設(shè)法在2030年前將容量提升5000倍^[1]。要實(shí)現(xiàn)這一目標(biāo)，需要將通道性能提升5倍、分配頻譜提高20倍、蜂窩基站數(shù)量增加50倍。

　　許多此類(lèi)新型蜂窩將布置在室內(nèi)，因?yàn)檫@里是大部分流量的來(lái)源，而光纖則是將流量回傳到網(wǎng)絡(luò)的首選。但還有許多室外場(chǎng)所無(wú)法連接光纖或光纖連接成本過(guò)高，對(duì)于這種情況而言，無(wú)線(xiàn)回程是最可行的替代方案。

　　現(xiàn)可使用免執(zhí)照的頻譜5 GHz，而且無(wú)需提供視線(xiàn)(LOS)路徑。但是其帶寬有限，而且由于大流量和寬帶天線(xiàn)，無(wú)疑會(huì)受到該頻譜其他用戶(hù)的干擾。

　　對(duì)于滿(mǎn)足容量需求所需的數(shù)以千計(jì)的室外蜂窩，60 GHz通信鏈路正在成為提供此類(lèi)回程鏈路的有力競(jìng)爭(zhēng)者。該頻譜也屬于免執(zhí)照頻段，但與6 GHz以下的頻率不同，它包含高達(dá)9 GHz的可用帶寬。此外，高頻允許窄而集中的天線(xiàn)場(chǎng)型，可在一定程度上提高抗干擾性，但它需要LOS路徑。

　　基于FPGA和基于SoC的調(diào)制解調(diào)器越來(lái)越多地用于各種無(wú)線(xiàn)回程解決方案，這是因?yàn)槭褂眠@種調(diào)制解調(diào)器的平臺(tái)模塊化且可定制，從而能夠降低OEM的總成本。對(duì)于這些鏈接的無(wú)線(xiàn)電部分，收發(fā)器已集成在基于硅的IC中，并且封裝為低成本的表貼器件。

　　可使用商用器件構(gòu)建完整的60 GHz雙向數(shù)據(jù)通信鏈路，如圖1中的解決方案所示。該設(shè)計(jì)由Xilinx和Hittite微波公司(現(xiàn)為ADI公司的下屬公司)研發(fā)，包括Xilinx調(diào)制解調(diào)器和ADI毫米波無(wú)線(xiàn)電。該鏈路滿(mǎn)足小型蜂窩回程市場(chǎng)的性能和靈活性要求。

　　如圖1所示，創(chuàng)建鏈路需要兩個(gè)節(jié)點(diǎn)。每個(gè)節(jié)點(diǎn)都包含一個(gè)發(fā)送器(帶調(diào)制器)及其關(guān)聯(lián)的模擬發(fā)送器鏈、一個(gè)接收器(帶解調(diào)器)及其關(guān)聯(lián)的模擬接收器鏈。

　　調(diào)制解調(diào)卡與模擬和分立式器件集成。它包含以數(shù)字方式實(shí)施的振蕩器，能夠確保頻率合成的精度，并且所有數(shù)字功能均在FPGA或片上系統(tǒng)(SoC)上執(zhí)行。這種單載波調(diào)制解調(diào)器內(nèi)核可支持從QPSK到256 QAM的調(diào)制，通道帶寬高達(dá)500 MHz，能夠?qū)崿F(xiàn)高達(dá)3.5 Gbps的數(shù)據(jù)速率。該調(diào)制解調(diào)器還可同時(shí)支持頻分雙工(FDD)和時(shí)分雙工(TDD)傳輸方式。穩(wěn)健可靠的調(diào)制解調(diào)器設(shè)計(jì)方法能降低本振的相位噪聲影響。為改善性能和鏈路預(yù)算，內(nèi)置強(qiáng)大的低密度奇偶校驗(yàn)(LDPC)編碼。

毫米波調(diào)制解調(diào)器

　　毫米波調(diào)制解調(diào)器可幫助基礎(chǔ)設(shè)施供應(yīng)商為其無(wú)線(xiàn)回程網(wǎng)絡(luò)開(kāi)發(fā)靈活且成本優(yōu)化的可定制鏈路。它具有完全自適應(yīng)、低功耗、小尺寸特性，可用于部署室內(nèi)和全室外點(diǎn)對(duì)點(diǎn)鏈路以及點(diǎn)對(duì)多點(diǎn)微波鏈路。借助該解決方案，運(yùn)營(yíng)商能夠構(gòu)建可擴(kuò)展、現(xiàn)場(chǎng)可升級(jí)的系統(tǒng)。

現(xiàn)可使用60 GHz回程鏈路提升蜂窩容量

　　圖2詳細(xì)說(shuō)明在基于SoC的解決方案中實(shí)施的數(shù)字調(diào)制解調(diào)器。平臺(tái)的可擴(kuò)展處理系統(tǒng)(PS)位于可編程邏輯(PL)旁，包含雙ARM Cortex-A9內(nèi)核，后者帶有集成式存儲(chǔ)器控制器和供外設(shè)使用的多標(biāo)準(zhǔn)I/O。

　　該SoC平臺(tái)用于執(zhí)行各項(xiàng)數(shù)據(jù)和控制功能并實(shí)現(xiàn)硬件加速。圖2所示的是集成式毫米波調(diào)制解調(diào)器以及配套的PHY、控制器、系統(tǒng)接口和包處理器。但是，用戶(hù)可以根據(jù)所需的架構(gòu)插入、更新或移除不同的模塊。例如，用戶(hù)可以選擇實(shí)施XPIC組合器，這樣可以將該調(diào)制解調(diào)器與另一個(gè)調(diào)制解調(diào)器以交叉極化模式配合使用。解決方案在PL中實(shí)施，使用SERDES和I/O作為各個(gè)數(shù)據(jù)路徑的接口，比如調(diào)制解調(diào)器與包處理器之間的接口、包處理器和存儲(chǔ)器之間的接口、調(diào)制解調(diào)器彼此之間的接口或DAC/ADC的接口。

　　該調(diào)制解調(diào)器IP的一些其他重要特性包括：通過(guò)自適應(yīng)編碼和調(diào)制(ACM)功能保持鏈路連續(xù)工作的自動(dòng)無(wú)損和無(wú)誤狀態(tài)切換、可改善RF功率放大器效率和線(xiàn)性的自適應(yīng)數(shù)字閉環(huán)預(yù)校正(DPD)、能夠保持時(shí)鐘同步的同步以太網(wǎng)(SyncE)以及里德-所羅門(mén)或LDPC前向糾錯(cuò)(FEC)。FEC根據(jù)電路要求選擇。LDPC FEC是無(wú)線(xiàn)回程應(yīng)用的默認(rèn)選擇，而對(duì)于去程等低延時(shí)應(yīng)用而言，Reed-Solomon FEC則更加適合。

　　LDPC實(shí)施方案經(jīng)高度優(yōu)化，并利用FPGA并行性幫助編碼器和解碼器完成計(jì)算。這可顯著改善SNR。您可通過(guò)改變LDPC內(nèi)核的迭代數(shù)量來(lái)應(yīng)用不同級(jí)別的并行性，進(jìn)而優(yōu)化解碼器的尺寸和功耗。此外，您還可根據(jù)通道帶寬和吞吐量約束條件為設(shè)計(jì)建模。

　　該調(diào)制解調(diào)器解決方案還配備用于顯示和調(diào)試的圖形用戶(hù)界面(GUI)，并可提供通道帶寬選擇、調(diào)制方式選擇等高級(jí)功能以及硬件寄存器設(shè)置等低級(jí)功能。為讓圖1所示的解決方案實(shí)現(xiàn)3.5 Gbps的吞吐量，該調(diào)制解調(diào)器IP需要以440 MHz的時(shí)鐘速率運(yùn)行。它將五個(gè)千兆位收發(fā)器(GT)用于連接接口，以支持ADC和DAC，并把另外一些GT用于10 GbE有效載荷或CPRI接口。

毫米波收發(fā)器芯片組

　　ADI公司針對(duì)小型蜂窩回程應(yīng)用，優(yōu)化了其在該設(shè)計(jì)中使用的第二代硅鍺(SiGe) 60 GHz芯片組。發(fā)送器芯片是一款完整的模擬基帶轉(zhuǎn)毫米波上變頻器。采用以250MHz步進(jìn)覆蓋57 GHz到66 GHz的改進(jìn)型低相位噪聲頻率合成器，可支持至少64 QAM的調(diào)制。輸出功率已經(jīng)提升到大約16 dBm線(xiàn)性功率，而集成式功率檢測(cè)器則可監(jiān)測(cè)輸出功率，使其不超過(guò)法定限值。

　　該發(fā)送器芯片可提供對(duì)IF和RF增益的模擬或數(shù)字控制。在使用更高階調(diào)制的情況下，有時(shí)需要模擬增益控制，因?yàn)閷?duì)幅度調(diào)制而言，離散增益改變可能會(huì)出錯(cuò)，導(dǎo)致出現(xiàn)誤碼。內(nèi)置SPI接口可為數(shù)字增益控制提供支持。

　　對(duì)于在窄通道中需要更高階調(diào)制的應(yīng)用而言，可以向發(fā)送器中加入擁有更低相位噪聲的外部PLL/VCO，并使內(nèi)部頻率合成器旁路。

　　圖3顯示了最高支持1.8 GHz帶寬的發(fā)送器芯片的框圖。MSK調(diào)制器選項(xiàng)可實(shí)現(xiàn)速率高達(dá)1.8 Gbps的低成本數(shù)據(jù)傳送，而無(wú)需使用高成本、高功耗的DAC。

　　接收器芯片是該器件的輔助器件，同樣經(jīng)過(guò)優(yōu)化，能夠滿(mǎn)足小型蜂窩回程的嚴(yán)苛要求。該接收器的特點(diǎn)是能夠?qū)⑤斎隤1dB大幅提升到-20 dBm，并將IIP3提升到-9 dBm，從而處理短程鏈路，短程鏈路中碟形天線(xiàn)具有高增益，會(huì)在接收器輸入端產(chǎn)生高信號(hào)電平。

　　其他主要特性包括：噪聲系數(shù)在最大增益設(shè)置下低至6 dB;可調(diào)低通和高通基帶濾波器;合成器與發(fā)送器芯片中的新型合成器相同，能夠在57 GHz到66 GHz頻段支持64 QAM調(diào)制;對(duì)IF和RF增益的模擬或數(shù)字控制。

　　圖4顯示了接收器芯片的框圖。請(qǐng)注意，該接收器還包含一個(gè)AM檢測(cè)器，用以解調(diào)開(kāi)關(guān)鍵控(OOK)等幅度調(diào)制。此外，還可使用FM鑒頻器解調(diào)簡(jiǎn)單的FM或MSK調(diào)制。這就是用于為QPSK恢復(fù)正交基帶輸出和解調(diào)更復(fù)雜的QAM調(diào)制的IQ解調(diào)器之外的附加功能。

　　發(fā)送器和接收器均采用4mm×6mm BGA型晶圓級(jí)封裝。借助這些表貼器件，可實(shí)現(xiàn)回程應(yīng)用無(wú)線(xiàn)電板的低成本制造。

　　圖5所示的是示例毫米波調(diào)制解調(diào)器和無(wú)線(xiàn)電系統(tǒng)的框圖。除FPGA、調(diào)制解調(diào)器軟件和毫米波芯片組外，該設(shè)計(jì)還包含一些其他組件。其中包括雙通道12位1 GSPS ADC;最高2.8 GSPS的四通道16位TxDAC;以及超低抖動(dòng)時(shí)鐘合成器(支持ADC和DAC IC上使用的JESD204B串行數(shù)據(jù)接口)。

演示平臺(tái)

　　圖6所示的平臺(tái)由Xilinx和ADI公司共同創(chuàng)建，用于演示目的。該實(shí)施方案包括Xilinx開(kāi)發(fā)板上的FPGA調(diào)制解調(diào)器、工業(yè)標(biāo)準(zhǔn)FMC板(包含ADC、DAC和時(shí)鐘芯片)，以及兩塊無(wú)線(xiàn)電模塊評(píng)估板。

　　該演示平臺(tái)包括用于調(diào)制解調(diào)器控制和視覺(jué)顯示功能的筆記本電腦，以及用于復(fù)制典型毫米波鏈路路徑損耗的可變RF衰減器。開(kāi)發(fā)板上的FPGA可執(zhí)行WBM256調(diào)制解調(diào)器固件IP。開(kāi)發(fā)板上的工業(yè)標(biāo)準(zhǔn)FMC夾層接插件可用于連接基帶板和毫米波無(wú)線(xiàn)電板。

　　毫米波模塊可卡合在基帶板上。模塊具備用于60 GHz接口的MMPX連接器以及用于可選用外部本振的SMA連接器。該平臺(tái)包含在頻分雙工連接的每個(gè)方向?qū)?yīng)的250 MHz通道中演示高達(dá)1.1 Gbps點(diǎn)對(duì)點(diǎn)回程連接所需的全部硬件和軟件。

模塊化和可定制

　　由于FPGA高度模塊化且可定制，因而能夠降低為無(wú)線(xiàn)回程應(yīng)用構(gòu)建平臺(tái)的成本。為小型蜂窩回程市場(chǎng)的毫米波調(diào)制解調(diào)器解決方案選擇商用器件時(shí)，請(qǐng)選擇高能效的FPGA/SoC和高性能的寬帶IP內(nèi)核。高速也是為寬帶通信和開(kāi)關(guān)功能選擇GT時(shí)應(yīng)考慮的一個(gè)因素。此解決方案擴(kuò)展能力出色，支持多種產(chǎn)品種類(lèi)，包括以每秒數(shù)百兆位運(yùn)行的低端小型蜂窩回程產(chǎn)品，以及同一硬件平臺(tái)上的3.5 Gpbs回程產(chǎn)品。

　　至于無(wú)線(xiàn)電部分，收發(fā)器IC封裝在表貼器件中，降低了制造成本。市場(chǎng)上的器件可滿(mǎn)足小型蜂窩部署無(wú)線(xiàn)回程需求的功耗、尺寸、靈活性和功能要求。您還可采購(gòu)專(zhuān)為完善無(wú)線(xiàn)回程鏈路配備的高性能數(shù)據(jù)轉(zhuǎn)換器和時(shí)鐘管理IC。

參考文獻(xiàn)：

　　[1]關(guān)于超高容量網(wǎng)絡(luò)的演進(jìn)及顛覆性愿景.國(guó)際無(wú)線(xiàn)工業(yè)聯(lián)盟(IWPC),2014年4月.

本文來(lái)源于中國(guó)科技期刊《電子產(chǎn)品世界》2016年第5期第77頁(yè)，歡迎您寫(xiě)論文時(shí)引用，并注明出處。