調(diào)試設(shè)計(jì)：芯片設(shè)計(jì)中必不可少之舉

發(fā)展前景

不難想象，在系統(tǒng)設(shè)計(jì)早期階段，每個(gè)功能模塊接受足夠的自檢能力在全速運(yùn)行期間進(jìn)行自身診斷，并在DFT掃描鏈可處理的級別上實(shí)現(xiàn)這種能力。這種方法通常需要輸入緩沖器或信號(hào)發(fā)生器對模塊仿真，還要有輸出捕捉寄存器或ADC 對其觀察，以及足夠的內(nèi)部斷點(diǎn)和跟蹤能力揭示模塊的內(nèi)部工作情況。一些SOC 設(shè)計(jì)團(tuán)隊(duì)現(xiàn)在正在進(jìn)行此項(xiàng)計(jì)劃。這樣實(shí)際的實(shí)現(xiàn)就成了架構(gòu)師認(rèn)為必要的調(diào)試支持級別與設(shè)計(jì)所能承受的費(fèi)用間的折中。

進(jìn)一步拓展此概念，完美系統(tǒng)的設(shè)計(jì)師可以利用重定某些功能模塊目標(biāo)，作為信號(hào)源或其它模塊的捕捉設(shè)備。附屬的ADC 是個(gè)很好的例子，這樣的機(jī)會(huì)還有更多。例如，增加快速數(shù)據(jù)轉(zhuǎn)換器可以將信號(hào)處理模塊變成網(wǎng)絡(luò)分析儀或數(shù)字示波器。對控制邏輯稍作添加，即可將緩沖器 SRAM 陣列轉(zhuǎn)換為跟蹤緩沖器。

按這種思考方式，片上的功能模塊可成為大量的調(diào)試資源，只重置幾個(gè)多路復(fù)用器和模式開關(guān)即可。但此過程需要深謀遠(yuǎn)慮。這樣組織會(huì)影響平面規(guī)劃和全局布線。必須在設(shè)計(jì)開始時(shí)進(jìn)行，而不能在最后的實(shí)現(xiàn)時(shí)進(jìn)行。

Ferguson 認(rèn)為，某些工具也可支持這種過程。精密的工具可自動(dòng)安裝這種結(jié)構(gòu)，如掃描鏈、掃描控制器及矢量發(fā)生器等。而且，DFT 硬件在寄存器級別的診斷上是必不可少的。但是，并沒有支持創(chuàng)建調(diào)試結(jié)構(gòu)的工具。Ferguson至少想要看到一種將混合信號(hào)模塊視為具有能觀性和能控性，并能掃描檢查簡單錯(cuò)誤的檢測工具。理想狀態(tài)下一種工具應(yīng)該能夠貫穿于一項(xiàng)設(shè)計(jì)，并能提出一種調(diào)試架構(gòu)和工藝。但這是以后要解決的問題。