基于ARM控制器的滲炭爐溫度控制系統(tǒng)的設計

作者：時間：2012-07-31 來源：網絡

加入技術交流群
- 掃碼加入
  和技術大咖面對面交流
  海量資料庫查詢

滲碳過程工件質量主要取決于對溫度的控制，當今市場中溫度控制成型的產品均以單片機為控制器。由于一般單片機的速度比較慢，更重要的是其ROM和RAM空間比較小，不能運行較大程序，而基于多任務的操作系統(tǒng)需要的任務堆棧很多，需要的RAM空間很大，故其在發(fā)展上受到了很大限制。其歡在開發(fā)環(huán)境上，DSP需要開發(fā)用的仿真器，其價格比較貴，因此本設計排除了使用DSP。ARM系列的ARM7TDM1核嵌入式處理器目前應用得較多，價格比較低，性價比較好，還有免費的開發(fā)工具ARM SDT，再配以簡單的JTAG仿真器，就可以運行嵌入式開發(fā)，因此本設計選用韓國三星公司的S3C44BOX芯片作為主控制器。

本文引用地址：http://2s4d.com/article/193483.htm

1 Samsung S3C4480X芯片簡介

Samsung S3C44BOX微處理器采用0.25μm CMOS工藝制造，特別適合應用于對成本和功耗敏感的場合。所有的S3C44BOX都采用新的總線結構——SAMBAⅡ(Samsung ARM CPU嵌入式控制器總線結構)。S3C44BOX最突出的特點是其CPU核采用ARM公司的16/32位ARM7TDMI PISC結構(主頻為66MHz，最高可達75

MHz)。ARM7TDMI系列擴充包括Thumb協(xié)處理器、片上ICE中斷調試支持和32位硬件乘法器。S3C44BOX通過在ARM7TDMI內容的基礎上擴展一系列完整的通用外圍器件，使系統(tǒng)費用降至最低，免除了增加附加配置的需要。集成的片上功能描述如下：

·在ARMTTDMI的基礎上增加8KB的Cache;

·外部擴充存儲器控制器(FP/EDO/SDRAM控制，片選邏輯);

·LCD控制器(最大支持256色的DSTN)，并帶有一個專用DMA通道的LCD控制器;

·2個通用DMA通道，2個帶外部請求管腳的DMA通道;

·2個帶有握手協(xié)議的UART，1個SIO;

·1個多主機I2C總線控制器;

·1個ⅡS總線控制器;

·5個PWM定時器及1個內部定時器;

·看門狗定時器;

·71個通用可縮程I/O口，8個外部中斷源;

·功耗控制模式：正常、低、休眠和停止;

·8路10位ADC;

·具有日歷功能的RTC(實時時鐘);

·帶PLL的片上時鐘發(fā)生器。

采用S3C44BOX開發(fā)的通用嵌入式系統(tǒng)原理框圖如圖l所示。

2 爐溫控制系統(tǒng)的硬件設計

溫度控制系統(tǒng)采用三相可控硅調電壓法調節(jié)溫度，整個系統(tǒng)采用韓國三星公司的S3C44BOX(16/32位)作為主控制器，并采用Casio的CMD520TTOO-Cl型LED顯示，觸摸屏為阿爾卑斯電氣(Alps E1ectrie)株式會社的ALPS 9，此外還有一個通信串口、A/D轉換器、存儲器Flash ROM、SDRAM、3個三相可控硅等。外部CPU晶振為8MHz，系統(tǒng)內部時鐘為66MHz。系統(tǒng)硬件原理框圖如圖2所示。

2.1 存儲器

本設計中的程序存儲器選擇一片2MB×l6位的Flash(SST39VFl60)和一片4M×l6位的SDRAM(HY57V65160B)。其存儲器電路連接圖如圖3、圖4所示。

如圖3所示，處理器是通過片選信號NGCSO與片外Flhsh芯片連接。由于是16位Flash，所以CPU的地址線A1~A20分別與Flash的地址線A0~A19連接。如圖4所示，SDRAM分為4個Bank，每個Bank的容量為1M×l6位。Bank的地址由BAl、BA0決定，00對應Bank0，0l對應Bankl，lO對應Bank2，11對應Bank3。在每個Bank中，分別用行地址脈沖選通RAS和列地址脈沖選通CAS進行尋址。本設計中還設置了跳線，可以為用戶將內存容量升級至4×2M×l6位。具體方法：使SDRAM的BAO、BAl分別接至CPU的A21、A22和A23腳。SDRAM由MCU專用SDRAM片選信號nCS選通。

2.2 串行口接口電路

本設計中內部數(shù)據通過并行總線到達發(fā)送單元后，進入FIFO對列，然后再從發(fā)送移相器通過TXDn引腳發(fā)送出去。但是為了與計算機通用串行口兼容，還需要使用MAX3232芯片將3.3V的TTL/CMOS電平轉換成與普通串行口兼容的信號后，用于與外設進行通信。數(shù)據接收的過程剛好相反，外部串口信號需先經MAX3232做電平轉換，然后由RxDn進入接收移相器，經過轉換后放到接收FIFO對列中，最后到達數(shù)據總線，由CPU進行處理或直接送到存儲器中(DMA方式下)。串行口接口電路如圖5所示。