具有64位數(shù)據(jù)檢糾錯功能的FPGA模塊設(shè)計(jì)

CCl校驗(yàn)位相異對應(yīng)出錯數(shù)據(jù)位列號倒數(shù)第二位為1；CC2對應(yīng)列號倒數(shù)第3位為1，可以推出錯誤數(shù)據(jù)位的列號為110，同理行號相關(guān)的幾個(gè)校驗(yàn)位中CC4，CC5出現(xiàn)相異可以推出錯誤數(shù)據(jù)位的行號為0110，由此可以知道出錯的數(shù)據(jù)位是DA22，再對確認(rèn)出錯的數(shù)據(jù)位取反就實(shí)現(xiàn)了糾正1位錯誤的功能。而如果出現(xiàn)2位錯誤，比如數(shù)據(jù)位DAl和DA34同時(shí)出錯，如圖2中所示，這會引起新老校驗(yàn)位中的CC0，CCl，CC3，CC4，CC6同時(shí)出現(xiàn)相異。這時(shí)如果還按照上述糾正1位錯誤時(shí)的算法，就會推出出錯數(shù)據(jù)位的行號為1011列號為011，這樣，就會認(rèn)為是數(shù)據(jù)為DA51發(fā)生了翻轉(zhuǎn)，從而產(chǎn)生錯誤的檢糾錯結(jié)果，如圖2中粗箭頭所示。以前的測試數(shù)據(jù)表明，若在近地軌道中，SRAM存儲器中的每一個(gè)存儲數(shù)據(jù)位一天之內(nèi)發(fā)生SEU概率約是10-7(位?天)，則可以推導(dǎo)出這個(gè)SRAM中1組64位的數(shù)據(jù)，在一天時(shí)間內(nèi)有2位同時(shí)出現(xiàn)錯誤的可能性約為10-10(次?天)，在南大西洋輻射異常區(qū)和太陽活動高峰期，這種情況的發(fā)生率可能還會提高1～2個(gè)數(shù)量級。
為了避免在發(fā)生雙位元錯誤時(shí)出現(xiàn)錯檢錯糾的情況，需要增加1個(gè)校驗(yàn)位CC7，它是所有數(shù)據(jù)位的奇偶校驗(yàn)結(jié)果，即CC7=DA0DAlDA2DA3…DA63。這樣在每次出現(xiàn)1個(gè)數(shù)據(jù)位錯誤時(shí)，新生成的NCC7也都會與先前的值相異，而當(dāng)數(shù)據(jù)位中有2個(gè)存儲單元出錯，其他校驗(yàn)位會檢測有錯誤出現(xiàn)，但NCC7不會發(fā)生變化，NCC7CC7=0，這時(shí)就可以判斷出有雙位錯誤，從而使系統(tǒng)實(shí)現(xiàn)了檢測雙位錯誤的功能。

2 設(shè)計(jì)實(shí)現(xiàn)
將所有與主存儲器中數(shù)據(jù)一一對應(yīng)的校驗(yàn)位(CCl～CC8)存儲在另一個(gè)獨(dú)立的8位SRAM中，系統(tǒng)的硬件結(jié)構(gòu)如圖3所示。

存儲校驗(yàn)位的8位數(shù)據(jù)SRAM2同樣遇到出現(xiàn)SEU效應(yīng)得可能，通過分析可以知道，SRAM2出現(xiàn)1位數(shù)據(jù)翻轉(zhuǎn)時(shí)，只有對應(yīng)的一位數(shù)值與通過數(shù)據(jù)位新生成的校驗(yàn)位數(shù)值相異，而其他的7個(gè)校驗(yàn)位數(shù)據(jù)都沒有變化，此時(shí)對對應(yīng)的校驗(yàn)位取反就實(shí)現(xiàn)了糾錯功能。對于出現(xiàn)雙位元錯誤的可能，通過理論分析，可以知道一組8位的校驗(yàn)數(shù)據(jù)在一天中出現(xiàn)這種情況的概率約為7×10-13。，相比于主存儲器而言降低了兩三個(gè)數(shù)量級，暫時(shí)可以不予考慮。
FPGA的檢糾錯邏輯設(shè)計(jì)采用VHDL語言實(shí)現(xiàn)。設(shè)計(jì)使主存儲器SRAMl中的64位數(shù)據(jù)新生成的NCC[7：0]與SRAM2中的7位校驗(yàn)位CC[7：0]一起經(jīng)過異或運(yùn)算，生成8位的校正子，其中前7位就對應(yīng)于前述定位錯誤數(shù)據(jù)的行號和列號的值，第8位用于判斷是否出現(xiàn)雙位元錯誤。8位校驗(yàn)子的值可以求出1個(gè)64位糾錯掩碼(Mask)，用以校正單位元錯誤。如果未檢測到錯誤，此掩碼的所有位都為零。如果檢測到單位元錯誤，相應(yīng)掩碼會屏蔽除錯誤位之外的所有位。下一階段，使用原始數(shù)據(jù)對此掩碼進(jìn)行異或運(yùn)算。最終，錯誤位被反轉(zhuǎn)(或校正)至正確狀態(tài)。如果檢測到雙位元錯誤，所有掩碼位也都為零。使用1個(gè)雙位的數(shù)組(ER[1，O])用于報(bào)告檢測的錯誤類型(“OO”表示無錯、“01”表示單位元錯誤、“10”表示雙位錯誤、“11”表示無法判斷的多位錯誤)。整個(gè)糾錯邏輯的工作過程如圖4所示。生成錯誤類型報(bào)告數(shù)組和相應(yīng)的校正掩碼的工作都在同一時(shí)鐘周期內(nèi)完成，體現(xiàn)了采用FPGA進(jìn)行并行處理的獨(dú)特優(yōu)勢。

3 結(jié) 語
對綜合后進(jìn)行仿真的結(jié)果進(jìn)行分析，期間人為地加入1位、2位、3位隨機(jī)分布的數(shù)據(jù)位錯誤，該系統(tǒng)能夠在2個(gè)系統(tǒng)時(shí)鐘周期內(nèi)對1位錯誤的情況成功地檢測并予以糾正；對2位和3位錯誤情況也都進(jìn)行了正確的類別判定。仿真結(jié)果表明，設(shè)計(jì)的系統(tǒng)比較理想，能滿足設(shè)計(jì)要求。
然而對于整個(gè)星載計(jì)算機(jī)系統(tǒng)而言，空間中的應(yīng)用環(huán)境非?？量?，輻射和粒子沖擊造成的影響絕不僅只在SRAM上，對FPGA，DSP等芯片同樣也會帶來各種復(fù)雜的影響，要消除這些影響，確保計(jì)算機(jī)系統(tǒng)可靠的工作，還需要廣大科技工作者進(jìn)行大量的工作。